- 博客(10)
- 资源 (3)
- 收藏
- 关注
原创 [转载]sof pof elf JTAG AS EPCS4
原文地址:sofpofelfJTAGASEPCS4作者:万里 近来一直在研究新买的fpga开发板中的范例,verilog的范例大都验证过,没什么问题。在对工程进行编译时会生成sof和pof两种文件。其中.sof(SRAMObject File)是用JTAG方式直接下载到FPGA里面的,因此断电后程序不会存在。.pof(Programmer ObjectFile)是存放...
2013-04-29 16:08:29 303
原创 [转载]SRAM芯片与CPUde连接_Detective_ALong_新浪博客
原文地址:SRAM芯片与CPUde连接作者:蒙人425SRAM芯片一般都可以配置为8BIT,16BITDATASIZE模式,这里DATASIZE的含义就是如何响应CPU端发出的地址ACESS信号,8BIT表示对单元地址响应是字节型数据,16BIT表示对单元地址响应是字型数据。对于16BIT配置,又有两信号重要LB,HB,分别用来区分16BIT数据中的高8位字节与低8位字节。注意此LB,...
2013-04-23 11:46:06 874
原创 【转】怎样定制SRAM的Avalon接口IP,以供Nios II使用_Detective_ALong_新浪博客
http://www.cnblogs.com/yuphone/archive/2010/09/27/1836519.html
2013-04-23 10:12:38 198
原创 【原创】E2prom中的Twr_Detective_ALong_新浪博客
用FPGA写AT24C16一字节后立即读此字节,发现AT24C16不发应答信号,读数错误。怀疑读写操作间隔时间太短,间隔时间扩展为10mS后,读正常。经查阅芯片手册,发现E2prom写后存在writecycle,以下为手册引用。BYTE WRITE: A write operation requires an8-bit data word address following th...
2013-04-19 16:18:01 253
原创 【原创】verilog的iic设计调试总结_Detective_ALong_新浪博客
iic_wr模块用的夏书中的代码,rd信号置位启动读时序,完成读字节后拉高ack信号;GetRefV模块为自己编写,目的在于取4个字节后,完成ASCII2U8和V2DA转换,通过状态机控制执行;出现的问题:GetRefV向iic_wr发送addr和启动命令,示波器显示iic_wr仅读一个字节,而读字节循环结束。其中,读字节循环结束的命令为if(Cnt == 2'h0 ),即字...
2013-04-18 17:36:27 218
原创 [转载]VC串口上位机编程学习笔记_Detective_ALong_新浪博客
原文地址:VC串口上位机编程学习笔记作者:fromzero此文转载于中国电子开发网http://www.ourdev.cn/bbs/bbs_content.jsp?bbs_sn=4698293&bbs_page_no=1&bbs_id=1036谢谢作者的辛勤劳动!我发现目前网上搜到的中文VC串口编程资料,要么把相关的API函数罗列一遍,要么就是以管窥豹肢离破碎...
2013-04-08 22:26:38 165
原创 【原创】BomList_Detective_ALong_新浪博客
1、jlink2、Cortex-M03、烙铁、焊锡丝、镊子、万用表、助焊剂4、适配器
2013-04-08 21:34:18 295
原创 【原创】485网络组建设计方案_Detective_ALong_新浪博客
应用场合:大棚。硬件选型:主机方案STM32F103;从机方案M0芯片。详见“BomList”;软件方案:上位机方案实现命令发送与状态查询。主机方案命令转发从机方案1、uart.c:硬件配置、中断、帧格式;2、Command.c:命令解析;3、UI_LED.c:LED交互接口控制;4、FileSystem.c:文件系统; ...
2013-04-08 16:57:45 324
原创 【原创】FPGA数据宽度不一致导致不同的运行结果_Detective_ALong_新浪博客
reg [16:0] Counter;assign PeriodNS = PeriodMS * 50000 - 1;always @ ( posedge clk or negedge nRst )beginif( !nRst )Counter <= 17'b0;elsebeginif(PeriodFlag)Counter <= 17'b0;elseCou...
2013-04-07 18:45:34 375
原创 【转】verilog中的有符号数运算_Detective_ALong_新浪博客
有符号数的计算:若有需要关于有号数的计算,应当利用Verilog2001所提供的signed及$signed()机制。Ex1:inputsigned [7:0] a, b;outputsigned [15:0] o;assign o = a * b;orinput[7:0] a,b;output [15:0] o;wire sign...
2013-04-07 18:03:15 184
pcl例程-三维扫描仪in hand scanner.pptx
2020-08-31
基于单目视觉的移动机器人SLAM问题的研究
2016-01-04
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人