[转载]SRAM芯片与CPUde连接_Detective_ALong_新浪博客

原文地址：SRAM芯片与CPUde连接 作者：蒙人425

SRAM芯片一般都可以配置为8BIT,16BIT DATASIZE模式，这里DATASIZE的含义就是如何响应CPU端发出的地址ACESS信号，8BIT表示对单元地址响应是字节型数据，16BIT表示对单元地址响应是字型数据。对于16BIT配置，又有两信号重要LB,HB，分别用来区分16BIT数据中的高8位字节与低8位字节。注意此LB,HB信号实质可以看做是SRAM芯片对数据线的低高8位屏蔽位，LB低电平时，SRAM只关心低8位，HB低电平时，SRAM只关心高8位。SRAM上地址线一般A0~A19，注意当SRAM被配置成16位时，SRAM对地址的理解就是字地址，即地址加一即取16BIT数据。此时如何CPU和SRAM连接就取决与不同CPU MEMC的架构设计了。在CPU中，CPU CORE 与MEMC可以看成两个相互独立的模块，对于CPU CORE来说，其对地址的理解是一致的，如ARM7TDMI核心，AHB地址都是字节地址，而MEMC则是控制如何把CORE地址输出到CPU外围ADDRESS PIN上，可以说是起到CPU CORE ADDRESS 与芯片外围ADDRESS PIN映射转换作用。而如何进行转换就与此MEMC转换算法有关，不同的CPU芯片会有不同的方式。有些CPU 的MEMC只能固定字节方式解释外围ADDRESS PIN，而有些CPU的MEMC会根据配置把外围ADDRESS PIN解释成字节地址，字地址两种。(注意：在上层软件中是看不到此差异的，上层软件的代码执行仅与CPU CORE地址方式相关，即如ARM7TDMI核心CORE是字节方式，上层软件对地址的理解就一定且唯一是字节方式。)

如果某CPU MEMC架构地址线为单字节统一结构，即只能解释外围ADDRESS PIN地址为单字节地址时，当其配成16BIT BUSSIZE时，就要在CPU地址线上右移一位，即CPU A1脚连接SRAM （16BIT）A0脚，而CPU A0脚可作为SRAM LB信号，取低8位字节，因为A0为低电平正好是低地址且可作为LB低电平有效信号。而有些CPU MEMC架构带有shift功能，即可以在设定为16BIT BUSSIZE后，对CORE 送来的地址进行自动转换，把CORE送来的单字节地址重新转换成字地址模式，即把CORE地址右移一位再输出到CPU 外围地址线PIN上。如 When configured as a 16-bit data bus, the address output on the EMI bus is shifted by 1 so as to address 16-bit memory devices. For example, writing a half word to location 0x0042 will generate an EMI address of 0x0021(STR91XF P36 ).如遇到此情况，CPU与SRAM的连接在16BIT BUSSIZE情况下就不必再移位了，因为MEMC内部已经帮你事先移好了，只要A0接A0即可。此时若CPU配置成字存取就不会有问题，因为CPU自己输出的地址与SRAM定义理解一致，即都为16BIT。但如果此种MEMC架构CPU配置成单字节且用A0对A0的连接方式存取16BIT BUSSIZE SRAM就会有问题，因为此时CPU与SRAM对各自的地址定义不一致了！！在8BIT下，CPU 的MEMC就会把外围ADDRESS PIN理解为字节地址，因此不会转换CORE送来的字节地址，而16BIT SRAM却不这样认为，它因为配置成16BIT模式，就仍然会认为送来地址是字地址，这样就会出现问题！因为MEMC与16BIT SRAM对同一地址的理解出现偏差。前者认为是字节，后者却按字地址处理。
综上所述，CPU与SRAM的连接方法主要取决与CPU MEMC如何来对待不同数据宽度的架构处理方式而定。
而CPU MEMC的架构设计对外部存储器的存取方式也可能完全不一样，比如同样是配成16BIT BUSSIZE存取方式，同样是CPU对外围数据按字存取。有的CPU MEMC 会一次性字读进 即LB,HB同时低电平，且只有一个WR信号。而有的CPU MEMC就会分别产生LB,HB信号用2个WR信号才能完成此操作，(如 NEC D98381 P50 When 16bit bus external memory is connected, the BSC register should be set to 16bit bus size accordingly.In that situation, when word access is executed by CPU, the continuous two half-word accessing is carried out in the order that low half-word is accessed firstly then the high half-word)，
显然前者的速度和效率明显高于后者，虽然完成的功能一样。