- 博客(12)
- 资源 (7)
- 收藏
- 关注
RSS订阅转载 ZYBOZ7从入门到进阶-6 一petalinux安装及创建工程
现在，新出的xilinx开发板都是采用petalinux来生成移植操作系统所用的文件。本文主要参考了以下博主的文章，生成了系统所用的文件，鉴于参考的博主写的很好，我就没必要重新写一个，所以直接上链接。https://blog.csdn.net/long_fly/article/details/78727813 上述方法启动起来之后，系统是运行在内存中的，掉电之后数据丢失，可以在进行参考...
2018-12-14 21:12:19
1257
原创 ZYBOZ7从入门到进阶-5 一zyboz7实现PS-PL端的交互：ps端+pl端开关控制LED
版权声明：本文为博主原创文章，未经博主允许不得转载。https://blog.csdn.net/a646123070 上篇文章我们进行了交叉编译环境的搭建，写完博客后，才意识到PS+PL端的交互实验还没有写。所以，这篇文章就就是实现PS-PL端的交互：ps端+pl端开关控制LED。 Zynq是以PS端的ARM处理器系统为核心的，PS端和PL端是通过AXI...
2018-11-22 21:56:05
2809
3
原创 ZYBOZ7从入门到进阶-5 zyboz7交叉编译工具链的安装
版权声明：本文为博主原创文章，未经博主允许不得转载。https://blog.csdn.net/a646123070 前面几篇博客，我们已经分别进行了PL端和PS端的点灯实验，并初步实验了PS端先硬件再软件的开发流程和IP核设计的设计方法。下面，我们要进行系统移植了。而进行系统移植的前提就是安装交叉编译工具链。 首先获取xilinx交叉编译工具链的压缩包（Cod...
2018-11-21 12:28:38
816
1
原创 ZYBOZ7从入门到进阶-4 zyboz7PS端通过MIO点亮LED
版权声明：本文为博主原创文章，未经博主允许不得转载。https://blog.csdn.net/a646123070上一节，我们学会了使用zyboz7 7020裸机实现hello world。下面，我们将进一步研究ps端的应用---ps端通过MIO点亮LED灯。由于我们点亮的是ps端的MIO7口的ld4，没用用到pl端的外设。所以，在vivado中设计的硬件部分和上一篇文章的一样，这里我们...
2018-11-17 21:39:24
1743
1
原创 ZYBOZ7从入门到进阶-3 zyboz7裸机实现Hello World
上一节，我们已经学会了纯PL端的LED点灯实验，也学会了如何建立一个空的项目，现在我们来学习一下PS端的裸机运行Hello World。1、建立新工程首先，按照ZYBOZ7从入门到进阶-2中的教程建立一个新工程。2、添加处理器zynq-7000（IP）内核在Flow Navigatot窗口下的IP INTEGRATOR子窗口点击create block design按钮，新建一个block...
2018-11-06 22:56:13
3508
9
原创 ZYBOZ7从入门到进阶-1 zyboz7开箱及软件安装
ZYBOZ7从入门到进阶-zyboz7开箱及软件安装版权声明：本文为博主原创文章，未经博主允许不得转载。https://blog.csdn.net/a646123070zyboz7开箱话不多说，直接上图！VIVADO软件安装1、我们可以在xilinx官方首页的-技术支持-下载页面，查找最新版本的软件下载。这种安装方式请点击 官网安装教程 查看安装教程。2、如果从官网下载不了...
2018-11-06 16:41:55
3256
原创 MATLAB 信号处理仿真入门实验
MATLAB 信号处理仿真入门实验实验目的： • 熟悉 Matlab 工具的基本用法 • 掌握 Matlab 代码编写方法 • 理解序列的离散时间傅里叶变换 • 理解 DFT 结果的频谱能量泄露 • 理解 DFT 和 DTFT 的对应关系 • 理解信号加窗的作用 实验内容： • 任务1、单音正弦信号采样序列的时域绘图 • 任务2、单音正弦信号采样序列的DFT结果绘...
2018-04-10 16:55:11
25195
2
原创 定点数与浮点数
**实验内容**实验要求： 1 使用C语言， 输入数据格式为16比特的short类型， 定点字长配置为SI1F15，验证定点加法和乘法计算 2 使用Verilog语言， 输入数据为10比特，定点字长配置为SI1F9，验证定点加法和乘法计算 实验准备： 1 变量类型字长 明确处理器对应的变量字长， 通常32位处理器上变量类型的字长配...
2018-03-27 21:30:56
501
原创 代码实现简单译码器与加法器
4-16译码器module yimaqi(out,in); output [16-1:0] out; input [4-1:0] in; reg [16-1:0] out; always @(in) begin case(in) 4'd0: out=16'b1111111111111110; 4'd1: out=16'b11111111
2017-10-31 20:47:44
901
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人