u-boot移植--1、前期准备及时钟的修改

常常说自己是老年人记忆,因为看过的东西很快就忘。秉承着看自己写的东西肯定要比看别人写东西要好理解的原则。写下这个系列的u-boot移植,同时也加深自己的理解。其实到现在网上大神很多,给出了很多的解决方案。我也以他们为参考。与之不同我会加上一些我自己对某些地方的理解来进行处理。希望对大家有帮助。

开发板:天嵌TQ2440

u-boot:u-boot-1.1.6

手里的开发板是天嵌的TQ2440,看的书是韦东山老师的《嵌入式linux开发完全手册》,有些许不同的地方,增加了移植困得,当应该也更加深自己的理解。

这一讲是u-boot移植的前期准备工作即时钟相关的修改

解压获得u-boot-1.1.6文件。在我的ubuntu里的路径为/work/system/u-boot-1.1.6

1、在smdk2410的基础上修改移植,为了不对原代码进行破坏,将board目录下的smdk2410复制为TQ2440,并将其文件下的smdk2410.c改名为TQ2440.c,(可以通过cp -r实现文件夹复制,mv实现改名)。在include/configs目录下将smdk2410.h文件直接复制为TQ2440.h

2、接下来是修改makefile中的内容。因为我们需要使用make命令来实现一些基本板级配置(明晰构架,CPU、板子名称等)

在u-boot-1.1.6的目录下(顶层),修改Makefile文件,在其中添加两行(关于这两行的意思,可以上网搜一下,这里不解释了)

TQ2440_config   :       unconfig
        @$(MKCONFIG) $(@:_config=) arm arm920t TQ2440 NULL s3c24x0
修改board/TQ2440/Makefile文件,(因为我们前面修改了板子的名称)

COBJS   := smdk2410.o flash.o
改为:
COBJS   := TQ2440.o flash.o


3、修改SDRAM的配置

SDRAM的初始化在U-boot的第一阶段完成,因此根据我们不同的要求,要做出修改。第一阶段的配置的操作配置文件为board/TQ2440/lowlevel_init.S

根据TQ2440的电路图可知,它连接的是BANK6,两片16位的SDRAM级联组成32位的数据访问宽度。在lowlevel_init.S中我们可以看到宏定义B6_BWSCON默认的就是32为的设置,我们无需修改。

根据HCLK要设置100MHz(常用的配置FCLK值为400MHz,HCLK值为100MHz、PCLK值为50MHz。这些值在外部晶振12MHz的基础上通过PLL的作用倍频到我们需要的核心频率如400MHz,由于该频率过高,需要通过对预分频器进行适当的设置获取外围设备能够正常工作的频率如HCLK 100MHz、PLCK 50MHz),我们计算SDRAM的刷新参数。计算公式如下

R_CNT=2^11+1-SDRAM时钟频率(MHz)*SDRAM刷新周期(us)

由于SDRAM时钟为100MHz。

SDRAM刷新周期=64ms/8192=7.8125us

因此最后计算的R-CNT==0x4f4,

所以我们要修改的内容是

#define REFCNT                  1113    /* period=15.6us, HCLK=60Mhz, (2048+1-15.6*60)  */
改为
#define REFCNT                               0x4f4   /* period=7.8125us, HCLK=100Mhz,(2048+1-7.8125*100) */

其他bank的内容我们先不予理会

4、增加对S3C2440的支持
我们使用的是U-boot库中自带的2410开发板进行修改配置,在时钟配置方面,2440与2410不同,他们的MPLL和UPLL计算公式不同,FCLK、HCLK和PCLK的分频化设置也不一样,因此我们需要做对应修改。
这里需要说一下,我们通过读取GSTATUS1寄存器的值来分辨:0x32410000表示S3C2410,0x32410002表示S3C2410A,0x32440000表示S3C2440,0x32440001表示S3C2440A。
对于S3C2440将FCLK设为400MHz,分频比FCLK:HCLK:PCLK=1:4:8。还将UPLL设为48MHz,即UCLK=48MHz。
实际修改完的代码如下图所示

#include <common.h>
#include <s3c2410.h>

DECLARE_GLOBAL_DATA_PTR;

/* S3C2440: MPLL = (2*m * Fin) / (p * 2^s), UPLL = (m * Fin) / (p * 2^s)
 * m = M (the value for divider M)+ 8, p = P (the value for divider P) + 2
 */
#define S3C2440_MPLL_400MHZ     ((0x5c<<12)|(0x01<<4)|(0x01))
#define S3C2440_UPLL_48MHZ      ((0x38<<12)|(0x02<<4)|(0x02))
#define S3C2440_CLKDIV          0x05    /* FCLK:HCLK:PCLK = 1:4:8 */

static inline void delay (unsigned long loops)
{
    __asm__ volatile ("1:\n"
      "subs %0, %1, #1\n"
      "bne 1b":"=r" (loops):"0" (loops));
}

/*
 * Miscellaneous platform dependent initialisations
 */

int board_init (void)
{
    S3C24X0_CLOCK_POWER * const clk_power = S3C24X0_GetBase_CLOCK_POWER();
    S3C24X0_GPIO * const gpio = S3C24X0_GetBase_GPIO();

    /* set up the I/O ports */
    gpio->GPACON = 0x007FFFFF;
    gpio->GPBCON = 0x00044555;
    gpio->GPBUP = 0x000007FF;
    gpio->GPCCON = 0xAAAAAAAA;
    gpio->GPCUP = 0x0000FFFF;
    gpio->GPDCON = 0xAAAAAAAA;
    gpio->GPDUP = 0x0000FFFF;
    gpio->GPECON = 0xAAAAAAAA;
    gpio->GPEUP = 0x0000FFFF;
    gpio->GPFCON = 0x000055AA;
    gpio->GPFUP = 0x000000FF;
    gpio->GPGCON = 0xFF95FFBA;
    gpio->GPGUP = 0x0000FFFF;
    gpio->GPHCON = 0x002AFAAA;
    gpio->GPHUP = 0x000007FF;

    if ((gpio->GSTATUS1 == 0x32440000) || (gpio->GSTATUS1 == 0x32440001))
    {
        /* FCLK:HCLK:PCLK = 1:4:8 */
        clk_power->CLKDIVN = S3C2440_CLKDIV;

        /* change to asynchronous bus mod */
        __asm__(    "mrc    p15, 0, r1, c1, c0, 0\n"    /* read ctrl register   */  
                    "orr    r1, r1, #0xc0000000\n"      /* Asynchronous         */  
                    "mcr    p15, 0, r1, c1, c0, 0\n"    /* write ctrl register  */  
                    :::"r1"
                    );

        /* to reduce PLL lock time, adjust the LOCKTIME register */
        clk_power->LOCKTIME = 0xFFFFFF;

        /* configure MPLL */
        clk_power->MPLLCON = S3C2440_MPLL_400MHZ;

        /* some delay between MPLL and UPLL */
        delay (4000);

        /* configure UPLL */
        clk_power->UPLLCON = S3C2440_UPLL_48MHZ;

        /* some delay between MPLL and UPLL */
        delay (8000);
        
        /* arch number of SMDK2440-Board */
        gd->bd->bi_arch_number = MACH_TYPE_S3C2440;
    }

    /* adress of boot parameters */
    gd->bd->bi_boot_params = 0x30000100;

    icache_enable();
    dcache_enable();

    return 0;
}

int dram_init (void)
{
    gd->bd->bi_dram[0].start = PHYS_SDRAM_1;
    gd->bd->bi_dram[0].size = PHYS_SDRAM_1_SIZE;

    return 0;
}

通过以上函数我们设置了系统时钟,那么其他函数使用系统时钟时他是怎么知道系统时钟时多少呢?这就得益于我们在上面程序中对gd->bd->bi_arch_number的设置了。(实际上我们只有2440这一个开发板,时钟已经很明了了,但是这里我们还是使用一下这个全局变量gd。关于gd他是一个系统全局变量,它保存了几乎所有的系统重要变量,我们看到的DECLARE_GLOBAL_DATA_PTR;实际上就是使变量gd起作用。关于gd的详细介绍请看这位大神的博客:http://bbs.elecfans.com/blog-1316987-257736.html)

接下了我们处理获取系统时钟的函数(主要包括get_PLLCLK、get_HCLK、get_PCLK、get_UCLK, 关于这组函数的修改我们完全可以不深究,因为他就是根据datasheet中的描述,设置各种各样的参数,各个时钟的计算公式也是在datasheet中给出的。修改后的如下所示)

#include <common.h>
#if defined(CONFIG_S3C2400) || defined (CONFIG_S3C2410) || defined (CONFIG_TRAB)

#if defined(CONFIG_S3C2400)
#include <s3c2400.h>
#elif defined(CONFIG_S3C2440)   /* CONFIG_S3C2440 is define on /include/configs/TQ2440.h */
#include <s3c2410.h>            /* s3c2410.h include s3c24x0 */
#endif

#define MPLL 0
#define UPLL 1

/* use to enable gd global data */
DECLARE_GLOBAL_DATA_PTR;


/* ------------------------------------------------------------------------- */
/* NOTE: This describes the proper use of this file.
 *
 * CONFIG_SYS_CLK_FREQ should be defined as the input frequency of the PLL.
 * the param is define in include/configs/
 * get_FCLK(), get_HCLK(), get_PCLK() and get_UCLK() return the clock of
 * the specified bus in HZ.
 */
/* ------------------------------------------------------------------------- */

static ulong get_PLLCLK(int pllreg)
{
    S3C24X0_CLOCK_POWER * const clk_power = S3C24X0_GetBase_CLOCK_POWER();
    ulong r, m, p, s;

    if (pllreg == MPLL)
	r = clk_power->MPLLCON;
    else if (pllreg == UPLL)
	r = clk_power->UPLLCON;
    else
	hang();

    m = ((r & 0xFF000) >> 12) + 8;  /* m = (MDIV + 8) */ 
    p = ((r & 0x003F0) >> 4) + 2;   /* p = (PDIV + 2) */
    s = r & 0x3;               /* s = SDIV */


    /* MPLL = Fin * m * 2 / (p * 2^s ) */
    return((CONFIG_SYS_CLK_FREQ * m *2) / (p << s));
}

/* for s3c2440 */
#define S3C2440_CLKDIVN_PDIVN        (1<<0)
#define S3C2440_CLKDIVN_HDIVN_MASK   (3<<1)
#define S3C2440_CLKDIVN_HDIVN_1      (0<<1)
#define S3C2440_CLKDIVN_HDIVN_2      (1<<1)
#define S3C2440_CLKDIVN_HDIVN_4_8    (2<<1)
#define S3C2440_CLKDIVN_HDIVN_3_6    (3<<1)
#define S3C2440_CLKDIVN_UCLK         (1<<3)

#define S3C2440_CAMDIVN_CAMCLK_MASK  (0xf<<0)
#define S3C2440_CAMDIVN_CAMCLK_SEL   (1<<4)
#define S3C2440_CAMDIVN_HCLK3_HALF   (1<<8)
#define S3C2440_CAMDIVN_HCLK4_HALF   (1<<9)
#define S3C2440_CAMDIVN_DVSEN        (1<<12)

/* return FCLK frequency */
ulong get_FCLK(void)
{
    return(get_PLLCLK(MPLL));
}

/* return HCLK frequency */
 ulong get_HCLK(void)
 {
     S3C24X0_CLOCK_POWER * const clk_power = S3C24X0_GetBase_CLOCK_POWER();
     unsigned long clkdiv;
     unsigned long camdiv;
     int hdiv = 1;
 
     if (gd->bd->bi_arch_number == MACH_TYPE_S3C2440)
     {
         clkdiv = clk_power->CLKDIVN;
         camdiv = clk_power->CAMDIVN;
 
         /* work out clock scalings */
 
         switch (clkdiv & S3C2440_CLKDIVN_HDIVN_MASK) {
         case S3C2440_CLKDIVN_HDIVN_1:
             hdiv = 1;
             break;
 
         case S3C2440_CLKDIVN_HDIVN_2:
             hdiv = 2;
             break;
 
         case S3C2440_CLKDIVN_HDIVN_4_8:
             hdiv = (camdiv & S3C2440_CAMDIVN_HCLK4_HALF) ? 8 : 4;
             break;
 
         case S3C2440_CLKDIVN_HDIVN_3_6:
             hdiv = (camdiv & S3C2440_CAMDIVN_HCLK3_HALF) ? 6 : 3;
             break;
         }
 
         return get_FCLK() / hdiv;
     }
 }
 
 /* return PCLK frequency */
 ulong get_PCLK(void)
 {
     S3C24X0_CLOCK_POWER * const clk_power = S3C24X0_GetBase_CLOCK_POWER();
     unsigned long clkdiv;
     unsigned long camdiv;
     int hdiv = 1;
 
     if (gd->bd->bi_arch_number == MACH_TYPE_S3C2440)
     {   
         clkdiv = clk_power->CLKDIVN;
         camdiv = clk_power->CAMDIVN;
 
         /* work out clock scalings */
 
         switch (clkdiv & S3C2440_CLKDIVN_HDIVN_MASK) {
         case S3C2440_CLKDIVN_HDIVN_1:
             hdiv = 1;
             break;
 
         case S3C2440_CLKDIVN_HDIVN_2:
             hdiv = 2;
             break;
 
         case S3C2440_CLKDIVN_HDIVN_4_8:
             hdiv = (camdiv & S3C2440_CAMDIVN_HCLK4_HALF) ? 8 : 4;
             break;
 
         case S3C2440_CLKDIVN_HDIVN_3_6:
             hdiv = (camdiv & S3C2440_CAMDIVN_HCLK3_HALF) ? 6 : 3;
             break;
         }
 
         return get_FCLK() / hdiv / ((clkdiv & S3C2440_CLKDIVN_PDIVN)? 2:1);
    }        
 }
 

/* return UCLK frequency */
ulong get_UCLK(void)
{
    return(get_PLLCLK(UPLL));
}

这里还有一个问题就是在speed.c中我们使用了CAMDIVN寄存器,但是在S3C2440的头文件中并没有对这个寄存器的定义,所以我们需要自己添加。我们找到关于时钟寄存器定义的部分(在/include/s3c24x0.h中),修改添加,添加后的代码用红色标示,如下所示。

typedef struct {
        S3C24X0_REG32   LOCKTIME;
        S3C24X0_REG32   MPLLCON;
        S3C24X0_REG32   UPLLCON;
        S3C24X0_REG32   CLKCON;
        S3C24X0_REG32   CLKSLOW;
        S3C24X0_REG32   CLKDIVN;
      S3C24X0_REG32   CAMDIVN;   /* the register address is define in S3C2440 datasheet */
} /*__attribute__((__packed__))*/ S3C24X0_CLOCK_POWER;
首先需要说一下,在speed.c文件中我们添加的S3C2440的头文件为/include/s3c2410.h(这是因为我们在/include/configs/TQ2440.h文件中定义了CONFIG_S3C2410,我们也是使用s3c2410.h作为头文件。我们直接使用s3c2410.h作为S3C2440是因为S3C2410与S3C2440区别不大,两者用的都是ARM920T内核,在芯片资源上S3C2440比S3c2410多了camara接口,IO和中断源。s3c2440的主频比s3c2410高,最大达到533MHz,一般用400MHz,2410最大为266MHz,一般用200MHz,S3c2440功耗比S3C2410高。另外在s3c2410.h头文件中还调用了头文件s3c24x0.h这一通用头文件,因此这里使用s3c2410.h没有问题。但是大家心里要明白我们使用的是S3C2440呀!!!!


作为阶段性的检查,我们要做的就是
1、make TQ2440_config  //读取开发板配置文件
2、make all  //编译生成u-boot.bin

这样我们就生成了u-boot.bin文件,
将其下载到开发板的Nor Flash,在串口工具(115200)中打印信息如下。




这里有个地方我们看的很不爽,就是命令提示符写的是"SMDK2410 #",我们通过一个小修改把它改成我们想要的。在./include/configs/TQ2440.h中,我们将
#define CONFIG_SYS_PROMPT     "SMDK2410 # "
改为
#define CONFIG_SYS_PROMPT      "TQ2440 #"
就可以了。



参考文献:1、《嵌入式linux开发完全手册》、韦东山
2、http://blog.csdn.net/zhaocj (这位博主下面的u-boot系列)
3、http://www.cnblogs.com/wenziqi/archive/2010/09/13/1824865.html
4、http://bbs.elecfans.com/blog-1316987-257736.html
5、http://blog.163.com/liulifeng_921/blog/static/136456170201021605792/












评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值