Vivado
硬是要得
虚设心宅,义理,物欲争相做主人。
展开
-
vivado-Matlab联合仿真FIR滤波器
1、 Matlab中产生待测信号(例:s=s1+s2,s1为信号,s2为噪声),生成的数据存于.txt文件。2、Matlab中执行fdatool命令设计滤波器,得到.coe文件。3、在vivado中建立工程,调用IP:FIR compiler,将步骤2中产生的.coe文件导入IP中。4、例化IP,编写仿真文件testbench。5、运行仿真。...原创 2021-11-29 20:52:02 · 1087 阅读 · 0 评论 -
Vivado与Matlab版本匹配表
Vivado使用System Generator时有版本要求,我原装有Matlab2014和2020,Vivado2017.4,打开System Generator提示检测不到matlab,安装matlab2016后再打开System Generator时自动检测到matlab,下表是相应Vivado和matlab的版本对应表。参考文献:https://blog.csdn.net/ktd007/article/details/110559408...原创 2021-07-19 22:04:04 · 5371 阅读 · 0 评论 -
ZYNQ7020 Soc最小系统创建及测试
1Zynq SOC最小系统即是DDR+arm2 为方便测试,添加UART测试模块,结构图如图3创建vivado工程4创建IP (1)单击IP INTEGRATOR ——Create Block Design,输入system (2)单击“+”号添加IP(3)添加进来了ZYNQ CPU IP,然后单击Run Block Automation ,直接单击OK。注意:Run Block Automation简单情况可以点击使用,复杂情况不要点击使用,...原创 2021-07-13 21:37:51 · 1624 阅读 · 0 评论 -
Vivado封装自定义IP
一、创建IP1 新建两个文件夹,例如一个命名为IP_SRC,用于放置新建的IP,另一个命名为prj,这个文件夹用于放置新建的工程文件,在生成IP后这个文件夹可以删除的。2新建一个工程,放在文件夹prj。3添加源文件(输入Verilog程序),不用添加管脚约束和仿真文件。4添加源文件后,单击Tools→Create and Package New IP→Next。5选择 Package your current project→Next6选择IP的保存路径,保存在步骤1中新建的原创 2021-06-30 10:12:49 · 6651 阅读 · 3 评论 -
Vivado中常用的几种仿真浅论
(Synthesis)综合——报告 (Run Post-synthesis Timing Simulation)综合时序仿真——波形(Implementation)执行——报告 执行完成后的报告比综合后的报告相比,是精确的分析和评估(Run Post-Implementation Timing Simulation)布局布线后时序仿真——波形 布局布线后仿真加入了延迟这要比综合后的时序更加接近真实的情况...原创 2021-06-28 13:24:38 · 1509 阅读 · 0 评论 -
ZYNQ7020 FPGA如何从Flash启动的详细步骤
第一章 创建BOOT.bin工具vivado 2017.41创建工程。包括创建工程,编写程序,添加约束。2创建一个BD文件。单击 Create Block Design,命名为 system 之后单击 OK。5修改MIO接口配置(1)QSPI FLASH接口(3)配置串口6修改时钟(1)CPU和DDR根据开发板的时钟来设置,一般CPU时钟为33.333333MHz。(2)ZYNQ的主频设置为默认的667MHz,QSPI时钟设置为125MHz(否则无...原创 2021-06-16 15:28:18 · 5319 阅读 · 0 评论 -
ZYNQ7020 FPGA 如何生成从Flash和SD卡启动的镜像文件
创建BOOT.bin工具vivado 2017.41创建工程。包括创建工程,编写程序,添加约束。2创建一个BD文件。单击 Create Block Design,命名为 system 之后单击 OK。原创 2021-06-10 15:51:15 · 1134 阅读 · 0 评论 -
2021-05-31
Vivado建立工程步骤(1)打开vivado(2)Quick Start——Create Project——工程名字与位置——器件型号——添加设计源文件——编写代码(3)添加管脚约束文件(3种方法:手动添加XDC PIN脚约束文件;加入已写好的约束文件;综合后添加管脚约束)①手动添加XDC PIN脚约束文件:Add Source——添加约束文件(.xdc)——编写管脚约束文件——保存。②加入已写好的约束文件:Add Source——添加约束文件(.xdc)——添加已有约束文件——保存。原创 2021-05-31 19:20:56 · 1345 阅读 · 0 评论