aaaaaa_1112323的博客

转载 MTK安卓刷机问题

注意：idVendor idProduct 通过命令lsusb可以获得。开始识别不了对应usb端口 找不到设备。第三步：重新加载驱动。

转载 python 重定向问题

python3定向到python2。

原创 调试minicom问题

通常，解决这个问题的方法是将用户添加到。这个错误是由于你的程序没有足够的权限来打开。组，该组具有对串口设备的访问权限。打开终端，运行以下命令将用户添加到。

原创 linux安装pywin32库

如果你仍然遇到问题，你可以尝试使用Python的虚拟环境。库在PyPI（Python Package Index）中找不到匹配的版本。linux不支持pywin32库可以安装vine或者虚拟机。这个错误表明，你正在尝试安装的。首先，你可以尝试以下命令来安装。你遇到的问题是在尝试安装。在你的虚拟环境中安装。

原创 Python学习笔记

转载 linux中安装 sublime_txt及使用

存，，，

原创 Python学习笔记

​​​​​​​。

原创 SOC时钟系统

分频器在编程时实际对应某个寄存器中的某几个bit位，我们可以通过设置这个寄存器的这些对应bit位来设置分频器的分频系数（譬如左边进来的时钟是80MHz，分频系统设置为8，则分频器右边输出的时钟频率为10MHz）。默认的时钟都是打开的，好处是不会因为某个模块的时钟关闭而导致莫名其妙的问题，坏处是功耗控制不精细、功耗高。SoC内部的各个外设其实是挂在总线上工作的，也就是说这个外设的时钟来自于他挂在的总线，譬如串口UART挂在PSYS域下的APB总线上，因此串口的时钟来源是PCLK_PSYS。

原创 重定位引入和链接脚本

1.5.5.重定位引入和链接脚本11.5.5.1、一个事实：大部分指令是位置有关编码位置无关编码(PIC，position independent code)：汇编源文件被编码成二进制可执行程序时编码方式与位置（内存地址）无关。位置有关编码：汇编源码编码成二进制可执行程序后和内存地址是有关的。我们在设计一个程序时，会给这个程序指定一个运行地址（链接地址）。就是说我们在编译程序时其实心里是知道我们程序将来被运行时的地址（运行地址）的，而且必须给编译器链接器指定这个地址（链接地址）才行。最

原创 汇编启动代码时做的一些动作

语法技巧：定义一个宏。

原创 一步步点亮LED灯（全亮、单个亮、闪烁、流水灯）

清楚明白第三位是一，第四位是零，第五位是一（即点亮哪一个LED）

原创 Linux交叉编译

Ttext 代码起始段地址。

原创 shell

(1)常见的shell，uboot就是一个裸机程序构成的shell（本课程要完成的shell也是裸机的），clinux中断和windows的cmd是操作系统下的命令行shell。(4)用户输入命令的界面是一个命令行，命令行的意思就是用户输入的命令是以行为单位的，更好理解的说用户输入的命令在用户按下回车键之后就算是结束了，shell可以开始接收了。(2)cmdline(命令行界面)，譬如linux的终端和windows的cmd，特点是不易用易学，优点是可以进行方便的shell编程，适合做开发的人。

原创 系统刷机（安卓、Linux、qt更改适当参数）

原创 汇编指令集

原创 内存外存区别

NAND flash也不行，因为NAND不能随机地址访问（NAND需要发命令按page访问、不能指定访问单个地址，所以不能直接把其存储区域编址到系统地址空间）

转载 prefetch

转载 Overview

转载 Memory Array

因为 Bitline 挂接越多的 Cells，Bitline 的长度就会越长，也就意味着 Bitline 的电容值会更大，这会导致 Bitline 的信号边沿速率下降（电平从高变低或者从低变高的速率），最终导致性能的下降。因此，一个 Memory Array 也不能无限制的扩大。从 Cell 的结构图中，我们可以发现，在一个 Cell 的结构中，有两条 Bitline，它们在功能上是完全等价的，因此，我们可以把 Cells 分摊到不同的 Bitline 上，以减小 Bitline 的长度。

原创 Sense Amplifier

由于 Bitline 的电容值比 Storage Capacitor 要大的多（通常为 10 倍以上），当 Access Transistor 导通后，如果 Storage Capacitor 存储的信息为 1 时，Bitline 电压变化非常小。在进行一次读取操作的过程中，Access Transistor 导通后，由于 Bitline 和 Storage Capacitor 端的电压不一致，会导致 Storage Capacitor 中存储的电荷量被改变。

转载 DRAM基本原理

• 与 ACTIVATE 命令同时注册的地址位用于选择要激活的 Bank Group、Bank和Row（x4/8 中的 BG0-BG1 和 x16 中的 BG0 选择 bank group；本来两个bank之间的时间虽然比较短，但还不至于让两笔burst连起来，现在由于BG之间控制电路并行，两个BG之间的操作可以合并在一起，例如两个BL8可以拼成一个BL16。另外需要注意的是，DQ 数据总线的宽度与列宽相同。在对同一bank的不同行进行读/写之前，必须使用PRECHARGE命令解除当前打开的row的激活。