IA X86/X86_64 load乱序实现

最新推荐文章于 2022-11-15 23:39:20 发布
最新推荐文章于 2022-11-15 23:39:20 发布
阅读量853 收藏
点赞数
分类专栏： CPU微架构 hardware
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/adambynes/article/details/52099690
版权
本文探讨了X86/X86_64架构中load指令的乱序执行现象，分析了load load之间的顺序关系，通过处理器文档和案例解释了为何在特定情况下load不会乱序，并讨论了LFENCE指令的作用及其在内存访问中的影响。
摘要由CSDN通过智能技术生成

在乱序这个事情上已经纠结有两天之久了，基本上可以说从工作到现在没啥问题可以需要纠结这么久的，大概有相似经历的就是读书的时候通信里面OFDM，FFT，DFT之类的编码问题了。
所有的纠结其实就归结在写得上一篇blog上
http://blog.csdn.net/adambynes/article/details/52076298
后来觉得这可能就是写blog的好处吧，其实如果自己私底下想想这些问题如果错了就错了，但要是挂到网上了我觉得还是要对读者负责，所以其中对于load这块的乱序我真的是来来回回看了不少东西
memory-barriers.txt from linux kernel doc
IA64 memory ordering
64-ia-32-architectures-optimization-manual
64-ia-32-architectures-software-developer-manual
http://www.realworldtech.com/haswell-tm-alt/2/
基本上对于说memory ordering相关的部分都扫过了，其实在上一篇文章里面store这一块的乱序已经说了比较清楚了，因为store会用到一个store buffer的东西而这个东西就是在指令execution的时候把store的address和data放这个buffer里，到最后retirement（commitment）的时候再往cache里面写，所以store执行的时候虽然乱序了但是由于retirement是顺序因而write的所有对memory or cac

最低0.47元/天 解锁文章
香蕉人的网络世界
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
汇编：assembly （intel x86/x86_64)
mzhan017的博客
06-06 548
文章目录寄存器指令SAR示例 寄存器 指令 SAR The shift arithmetic right； 算术右移， 示例 63535: 48 c1 f9 3f sar $0x3f,%rcx ///Shift Without Affecting Flags，将RCX（64位）右移0x3f(63)位；
AMD64(x86_64)架构abi文档：
大昱的博客
07-25 1623
由于外部函数是通过GOT插槽直接调用的，所以在第一次调用时，不需要调用动态连接器来查找函数符号，传递参数的方式可以与本文中指定的不同。
CPU指令乱序执行问题
Forest24的博客
11-23 1462
1.乱序问题 CPU为了提高指令执行效率，会在一条指令执行过程中（比如去内存读数据（慢100倍）），去同时执行另一条指令，前提是，两条指令没有依赖关系 https://www.cnblogs.com/liushaodong/p/4777308.html 写操作也可以进行合并 https://www.cnblogs.com/liushaodong/p/4777308.html 2.如何保证...
X86平台乱序执行简要分析（翻译为主）
weixin_34341117的博客
09-11 264
　　多处理器使用松散的内存模型可能会非常混乱，写操作可能会无序，读操作可能会返回不是我们想要的值，为了解决这些问题，我们需要使用内存栅栏（memory fences），或者说内存屏障（memory barrier）。 　　X86平台可能还算是使用松散内存模型的多处理器中还算比较好的了，它针对内存顺序有一定的规范要求，原文如下： Loads are not reordered with ot...
CPU流水线的探秘之旅
06-06 730
作为程序员，CPU 在我们的工作中扮演了核心角色，因此了解处理器内部的工作方式对程序员来说不无裨益。 　　CPU 是如何工作的呢？一条指令执行需要多长时间？当我们讨论某个新款处理器拥有 12 级流水线还是 18 级流水线，甚至是更深的 31 级流水线时，这到些都意味着什么呢？ 　　应用程序通常会将 CPU 看作是黑盒子。程序中的指令按照顺序依次进入 CPU，执行完之后再按顺序依次从 C
深入探索并发编程系列(五)-将内存乱序逮个正着
linuxheik的专栏
10-15 707
当用C/C++编写无锁代码时，一定要小心谨慎，以保证正确的内存顺序。不然的话，会发生一些诡异的事情。 Intel在x86/x64体系结构手册的Volume 3, §8.2.3 中列出了一些可能会发生的诡异的事情。这里介绍其中一个最简单的例子。假设在内存中有两个整型变量x和y，都初始化为0。两个处理器并行执行下面的机器码： 不要被上面的汇编代码给吓坏了。这个例子的确是阐述CPU执行顺序的...
GoLang之同步系列一(内存乱序)
weixin_52690231的博客
05-17 996
GoLang之同步系列一(内存乱序)
java 乱序执行_cpu 乱序执行与问题【转】
weixin_34347959的博客
02-16 699
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。本文链接：https://blog.csdn.net/lizhihaoweiwei/article/details/50562732“CPU执行乱序”是一个常见的话题，鉴于自己一直对这个概念存在些许理解的差池，故今日写一篇文章留作备忘。注，这里仅仅讨论CPU执行乱序，不涉及编译器的乱序。1.CP...
x86 x64体系探索及编程part1
04-18
59 3.9 编写boot 代码 60 3.9.1 LBA 转换为CHS 62 3.9.2 测试是否支持int 13h 扩展功能 63 3.9.3 使用int 13h 扩展读磁盘 64 3.9.4 最后看看load_module() 64 3.10 总结 66 第4 章处理器的身份 67 4.1 测试是否支持...
X86_64汇编与IA32比较
iva_brother的博客
05-26 9663
什么是X86-64? 所谓IA32就是“Intel32位体系结构”（Intel Architecture 32-bit），而我们常说的X86-64就是IA32的64为拓展。 数据格式 C声明 Intel数据类型 汇编代码后缀 大小（字节） char 字节 ...
笔记-各处理器乱序模型
superzmy的专栏
04-06 325
 处理器 Load-Load Load-Store Store-Store Store-Load 数据依赖 x86 N N N Y（简单理解：写可以异步） N PowerPC ARMv7（安卓/苹果） Y Y Y Y N ia64 Y Y Y ...
x86-64常用指令总结
高阶近似的博客
11-15 4109
本文将《深入理解计算机系统》中涉及到的x86-64常用指令进行了总结，需要的时候方便查询
硬件层数据一致性、关键字synchronized和volatile的底层实现细节
星星都没我亮的博客
11-03 987
文章目录硬件层数据一致性乱序问题如何保证特定情况下不乱序 硬件层数据一致性 协议很多 intel 用MESI https://www.cnblogs.com/z00377750/p/9180644.html 现代CPU的数据一致性实现 = 缓存锁(MESI …) + 总线锁 intel cpu x86 用的是MESI缓存一致性协议 modify exclusive shared invalid 缓存的四种状态，CPU之间会相互通知缓存的状态 读取缓存以cache line为基本单位，目前64bytes 位于
内存屏障的认识
DayDayUp的博客
10-21 460
目录 一、摘要 二、volatile变量规则 2.1、定义 2.2、可见性与重排序 2.2.1、可见性 2.2.2、重排序 问题来源 三、缓存一致性协议——MESI 3.1、MESI协议介绍 3.2、借助MESI协议理解可见性问题 3.3、剩余问题 3.4、编译器编译时的优化 3.4.1、处理器执行时的乱序优化 四、内存屏障 4.1、标准 4.2、x86架构的内存屏障指令 Store Barrier Load Barrier Full Barrier 五、vo...
全网最硬核 Java 新内存模型解析与实验 - 4. Java 新内存访问方式与实验
hashcon
03-30 551
个人创作公约：本人声明创作的所有文章皆为自己原创，如果有参考任何文章的地方，会标注出来，如果有疏漏，欢迎大家批判。如果大家发现网上有抄袭本文章的，欢迎举报，并且积极向这个 github 仓库 提交 issue，谢谢支持~ 本篇文章参考了大量文章，文档以及论文，但是这块东西真的很繁杂，我的水平有限，可能理解的也不到位，如有异议欢迎留言提出。本系列会不断更新，结合大家的问题以及这里的错误和疏漏，欢迎大家留言 如果你喜欢单篇版，请访问：全网最硬核 Java 新内存模型解析与实验单篇版（不断更新QA中） .
编译乱序和执行乱序
小白要学arm
11-15 1706
编译乱序也就是编译器对访存的执行进行乱序 减少逻辑上不必要的访存 已经尽量提高cache命中率和cpu的load/store单元的工作效率 因此在打开编译器优化以后 看到生成的汇编码并没有严格按照代码的逻辑顺序 怎么解决这个问题 设置编译屏障 barrier(); 这样的话就能解决编译乱序所造成的问题 那么你可能会说 volatile也可以实现这个功能啊 其实在编译乱序的问题上 volatil
X86汇编指令
程序员之路
01-24 944
转自<http://blog.sina.com.cn/s/blog_9efa18c3010118qh.html> 一、数据传送指令1.通用数据传送指令MOV（Move）传送 PUSH（Push onto the stack）进栈 POP（Pop from the stack）出栈 XCHG（Exchange）交换.MOV指令 格式为: MOV   DST,SRC 执行的操作:(...
x86汇编指令集(转)
sunwill_chen的专栏
05-22 2623
数据传输指令 它们在存贮器和寄存器、寄存器和输入输出端口之间传送数据. 1. 通用数据传送指令. MOV 传送字或字节. MOVSX 先符号扩展,再传送. MOVZX 先零扩展,再传送. MOVSX reg16,r/m8 ; o16 0F BE /r [386] MOVSX reg32,r/m8 ; o32 0F BE /r [386] MOVSX reg32,r/m16 ; o32 0F BF
cn_sql_server_2008_r2_enterprise_x86_x64_ia64_dvd_522233
最新发布
08-08
cn_sql_server_2008_r2_enterprise_x86_x64_ia64_dvd_522233 是一个表示Microsoft SQL Server 2008 R2 Enterprise版本的安装介质编号。这个版本是面向企业级用户推出的，支持x86、x64和ia64架构。 SQL Server 2008 ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值