FPGA读写Flash模块 Verilog程序设计

采用黑金Spartan6的开发板，板内的硬件电路设计如图

电路严格按照datasheet的规定连接。

按照上图 控制FLASH芯片仅需要控制QSPI_MIS0、QSPI_MIS1、QSPI_MIS2、QSPI_MIS3以及QSPI_CS、QSPI_CLK

按照程序实现的功能需要

1. 读Manufacturer / Device ID (90h)：先发送命令字90（1001 0000），再发送24位的地址(全0)，然后接收2个byte的数据(第一个数据是Manufacturor:FEh,第二个是设备的Device ID:17h)。数据在时钟的上升沿采样。

2.写使能(06)：发送命令字06（0000 0110），数据都在时钟的上升沿采样。

3.写不使能(04)：发送命令字04（0000 0100），数据都在时钟的上升沿采样。

4.Sector擦除(20)：先发送命令字20（0010 0000），再发送24位的地址。数据都在时钟的上升沿采样。

5.读状态寄存器1 (05)：先发送命令字05（0000 0101），然后接收16位的寄存器数据。数据都在时钟的上升沿采样。

6. Page编程(02)：先发送命令字02（0000 0010），再发送24位的地址，然后写入256个编程的数据(数据的数量可以自己修改, 但不能超过256个)。数据都在时钟的上升沿采样。