![](https://img-blog.csdnimg.cn/20201014180756918.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
UVM
ic验证小白
这个作者很懒,什么都没留下…
展开
-
SV/UVM 学习笔记14(Config机制)
config的set和get需要成对出现,其中前两个参数表明了父类和相对地址,是该配置的路径。后两个参数代表目标变量和需要配置的值。可以使用其他方法免去使用get,但是set一定要存在。第一个参数一般三种:1.this 2.null 3.uvm_root::get();当两种config作用于统一变量时,优先级高的那个起作用,越靠近顶层,优先级越高。相同优先级对比产生时间(build_phase执行时自上而下有时间顺序),顺序在后的覆盖掉先前的配置。Tips:1.使用check_config_u原创 2022-07-14 16:36:50 · 813 阅读 · 0 评论 -
SV/UVM 学习笔记13(TLM通信)
目的:为了节省编写通信相关代码的精力,为了各个模块的封装性。需要为两个模块之间建立一个专用通道,同时这个通道能协调不同处理速度的模块的阻塞或非阻塞的收发方式(FIFO)。为此产生了TLM通信。一般过程:TLM端口分为port export import,这体现的是控制的发起者和接受者,并非数据的实际流向其中port具有最高优先级,而import是最低优先级。按照数据流向可以分为三种:put、get、peek、transport。其中transport相当于一次put和一次get(因此有两个参数),这三种原创 2022-06-04 16:53:28 · 916 阅读 · 1 评论 -
SV/UVM 学习笔记12(sequence机制、激励的产生与驱动)
简述:为了贯彻单一职责性,在uvm里,将产生和发送激励这两件事拆分为三个部分:sequence,sequencer和driver其中只有后两者存在于component组件中。sequence唯一的作用就是产生item和trans。sequence之所以不存在于组件中是因为其有生命周期,是一个动态的元素。当它内部所有元素全部发送完毕,该sequence的生命周期结束。sequencer类似于一个管道,作为存在于sequence和driver的中间者,它的主要功能有仲裁和协调二者不同的处理速度,所以其内原创 2022-04-25 22:22:26 · 1956 阅读 · 1 评论 -
SV/UVM 学习笔记11(UVM组件与平台结构)
UVM组件结构简述,后面会有展开,细节部分在后面的笔记里,这里是结合路科和b站课的内容。强烈推荐没看过同学看一看UVM基础_哔哩哔哩_bilibilihttps://www.bilibili.com/video/BV1QE411Z7XF?spm_id_from=333.999.header_right.fav_list.click...原创 2022-04-04 22:17:56 · 264 阅读 · 0 评论 -
SV/UVM 学习笔记10(field automation机制、Phase机制)
待补充,非最终版本。原创 2022-04-04 22:09:16 · 656 阅读 · 0 评论 -
SV/UVM 学习笔记09(UVM概述、factory机制的创建与覆盖)
如有错误欢迎批评指正。原创 2022-04-04 22:00:23 · 407 阅读 · 0 评论