Altium Designer学习笔记

本文详细记录了Altium Designer的使用经验,包括原理图、PCB设计中的各种操作,如快捷键设置、错误处理、元器件管理、封装设计、规则检查等,旨在提升设计效率。
摘要由CSDN通过智能技术生成

1、 在原理图中编译自己已经完成的网络图,所有连接都报错,原因是没有建工程;建好工程将自己已经完成的SCH文件添加进去然后编译便可以了

2
、 在PCB里面画线时报干涉的错误,更改设计——规则——线宽、、、便可以

3
DXP——用户定义——PCB快捷键——、、、设置常用快捷键

4
、 应用模板(设计——模板——设计模板名称——A4

5
、 双击边框栏更改标题栏属性

6
、 原理图中单机元器件,按住shift再次拖动=复制

7
、 支持word式的复制、粘贴、剪切

8
、 更改原器件值,单击一次,慢单击一次,直接修改

9
、 晶体(XTAL

10
、 选中——按住ctrl再次拖动——换位置(drag

11
、 放置网络标号

12
“E——W”断线

13
、 复制相同元器件方法(选中——ctrl+R

14
、 电感inductorM Device Lintlib

15
、 快捷键(P——N)放置网络标号

16
、 快捷键(P——W)放置连线

17
、 快速链接引脚对应先连接,后ctrl+拖动

18
、 (M C L——Header2;两脚插针

19
、 (总线式连接)放置总线,放置总线入口,放置标号databus0..7——databus0、、、databus7

20
、 (M Device Lintlib)蜂鸣器(Buzzer);通常用NPN驱动蜂鸣器,加一个限流电阻(1K

21
、 自动更改标号(T——A);选择注释次序;Updatachang——Accept change——ValidataChanges——ReportChanges

22
、 工程(C——D)规则检查

23
Message(规则检查完后的错误提醒)

24
、 芯片Show、、、(显示所有的引脚;VCCGND

25
、 消除警告(放置——指示——NO ERC);快捷键(PVN

26
、 右下角clear 消除屏蔽(shift+C)

27
、 编译面罩(PVK);关闭面罩;打开面罩

28
、 全局修改封装;(单击选中所有元器件——右击Final Similar Object——修改两项Description___same /Current Footprint __修改__same

29
、 查看封装:Tools——FootprintManager——Set as Current(设置为当前封装)

30
、 更改PCB线宽规则(PVP——TAB——Add as rule——Edit rule values——Wide Constraint——设置线宽最大值最小值)

31
PVMPCB规则)

32
Altium Designer word之间实现无缝连接

33
、 智能粘贴

34
、 智能对齐

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值