![](https://img-blog.csdnimg.cn/direct/1b706a71b5b44a3bbc7453f751e7ee40.jpeg?x-oss-process=image/resize,m_fixed,h_224,w_224)
数字IC/FPGA
文章平均质量分 67
数字ic学习记录
Anのzg
这个作者很懒,什么都没留下…
展开
-
ModelSim/Quartus Il/Vivado与notepad/vs code的关联使用
Command-line -> 选择关联的软件,替换软件的执行路径(.exe文件)步骤4、Current Editor -> 选择Custom Editor(步骤5)步骤6、Editor -> 选择关联的软件,替换软件的执行路径(.exe文件)步骤3、Preferred Text Editor。步骤4、Text editor -> Custom。步骤3、Text Editor。步骤2、Settings。步骤2、Options。原创 2024-07-15 23:05:22 · 340 阅读 · 0 评论 -
数字IC知识杂记
要求一个芯片控制另一个芯片的时序,两者之间至少采用一个总线连接来控制时钟。主机控制总线,从机被动接收总线。双方不会通过总线连接时钟,异步通信要求双方使用独立的时钟生成装置(波特率发生器),生成相同的通信速度。一般描述某种通信的特点为:同步/异步 、串行/并行 、半双工/全双工。双方都可以发送数据,但同一时刻只能一方发送,另一方接收。在每个数据方向上仅有一根数据线。本篇博文为记录学习所用,如有错误,请各位批评指正。单向通信,只能由一方发送数据,另一方接收数据。双方都可以给对方发送数据,且可以同时发送数据。原创 2024-06-29 17:33:39 · 238 阅读 · 0 评论 -
FPGA知识杂记
LUT(look up table)查找表:原理类似于ROM,将lut的输入当作地址去lut预存 的内容(真值表)进行寻址。原创 2023-04-12 23:50:56 · 1255 阅读 · 0 评论