- 博客(6)
- 收藏
- 关注
RSS订阅原创 组合逻辑与时序的综合
列题regD_out_reg:always@(negedgeclk)if(reset==1)D_outreg<=0;elseD_outreg<=((state==S_2)&&(next_state==S_2)&&(D_in==1);注意,其中的式子(state==S2)是为了防止状态机在S时过早的对输出置位(见图6.38(b)中的ASM图)。将以下代码加入SeqRec3JsMoore模块中:regD_out_reg:always@...
2021-06-28 19:21:07
192
原创 乒乓球游戏电路
1.课程设计目的 随着科学技术日益迅速的发展，数字系统已深入到生活的各个方面，它具有技术效果好、经济效益高、技术先进、造价低、可靠性高、维修方便等优点。所以我们用Verilog HDL设计一款乒乓球游戏电路。通过给定的一个信号满足灯的亮和灭、灭与移动的速度，进而来实现乒乓球游戏。2，设计思想和过程 分别定义af、aj、bf、bj，分别表示A的发球与接球、B的发球与接球。采用七段数码管分别记录和显示其A与B的得分情况，当控制指定的按键来实现接球与发球的游戏功能，并且利用7位二进制来控制...
2021-06-23 22:32:16
2352
原创 门控D锁存器的代码
代码mondule D-latch(D,Clk,Q)；input D,Clk;Output reg Q;always @(D,Clk;)If(Clk)Q=D;endmodule代码定义了一个称为D-latch (D-锁存器)的模块，该模块的输出为D和Clk，输入为Q，if语句定义了当Clk=1时，信号D生的值赋给输出Q，由于没有给出else语句，所以综合后产生的电路将是一个锁存器，在Clk=0时，Q值保持原来的值。因此，该代码描述了一个门控D锁存器。alway...
2021-06-23 20:44:18
1744
原创 2021-05-07
1.4位加法器的门级建模代码module fulladd(S,Cout,Cin,A,B);output S,Cout;input Cin,A,B;wire and1,and2,and3,and4;xor (S,Cin,A,B);and (and1,Cin,A);and (and2,A,B);and (and3,Cin,B);or (Cout,and1,and2,and3);endmodulemodule add4a(S3,S2,S1,S0,COUT,CIN,.
2021-05-07 22:53:29
83
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人