IIC时序代码经验

学习达芬奇PRO FPGA开发板

SCL为高电平时,SDA要求保持稳定,所以SDA需在SCL低电平时赋值。这里注意,我们代表着主机。

在编写代码时,注意起始信号与应答结束。

而在生成I2C的SCL的四倍频率驱动时钟时,clk_divide[8:1]表示对clk_divide除以2   25-1=24,结果得到clk时钟频率的1/50  为1M,即dri_clk 为1M,在状态机中,dri_clk又四分频得到SCL,SCL为0.25M   与预计相符。

同时注意代码中信号的0或1代表信息,不要搞反。

图片来源达芬奇PRO FPGA开发板开发指南 V2.1

  • 2
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值