- 博客(12)
- 收藏
- 关注
原创 如何在Labview中添加自定义动态控件(旋转风扇控件)
使用labview做了一个自定义的labview控件。png格式图片和gif图片要分辨率一样,图片大小尽量低于1M大小。最终效果如下,鼠标点击来切换布尔元件(风扇)状态。布尔状态0图片项替换为之前的png格式图片导入。布尔状态1图片项替换为之前的gif格式图片导入。
2024-06-12 23:23:12
610
原创 如何在 Proteus 中添加 esp32 库进行仿真
最近有人问到如何使用proteus进行ESP32仿真,然后自己去查阅了很多资料进修了一下,整理了出这篇文章,分享一下如何将ESP32库添加到proteus中并进行仿真。
2024-06-06 22:28:25
1324
3
原创 FPGA深入浅出IP核学习(一)-- vivado中clk IP MMCM核的使用
本文简单介绍了MMCM的原理,并通过调用 MMCM IP 核输出四路不同频率、相位或者占空比的时钟。
2024-06-05 22:09:28
1176
原创 FPGA实战学习笔记(二):按键控制LED
本次实验使用4个按键来控制4颗LED灯,没有按键被按下时,4颗LED保持常灭;如果按键 KEY0被按下, LED灯从低位到高位流水;如果按键KEY1被按下,LED灯从高位到低位流水;如果按键 KEY2被按下,LED灯交替闪烁;KEY3被按下,LED灯常亮。
2024-06-01 23:14:09
1410
原创 FPGA学习笔记(三):分频器电路---奇数分频器设计
在FPGA的设计中,由于板卡的晶振一般是固定的,而对于一些工程而言晶振时钟并不是都能满足设计需求,所以在项目设计中我们经常使用分频器对输入时钟进行分频,本文主要针对奇数分频器的进行设计。
2024-05-21 18:18:47
747
1
原创 FPGA学习笔记(三):分频器电路---偶数分频器设计
在FPGA的设计中,由于板卡的晶振一般是固定的,而对于一些工程而言晶振时钟并不是都能满足设计需求,所以在项目设计中我们经常使用分频器对输入时钟进行分频,本文主要针对偶数分频器的进行设计。
2024-05-20 23:30:42
800
1
原创 FPGA学习笔记(二):上升沿、下降沿和双边沿检测电路(时序逻辑)
在复杂的逻辑设计中,很多情况我们都需要检测信号的跳变。如果一个信号发生跳变,则逻辑给出一个指示,这个指示用来控制其他信号的动作,这种情况就需要有一个边沿检测电路,本文主要采用时序逻辑设计思想来设计边沿检测电路。
2024-05-19 11:28:04
514
1
原创 FPGA学习笔记(二):上升沿、下降沿和双边沿检测电路(组合逻辑)
在复杂的逻辑设计中,很多情况我们都需要检测信号的跳变。如果一个信号发生跳变,则逻辑给出一 个指示,这个指示用来控制其他信号的动作,这种情况就需要有一个边沿检测电路,本文主要采用组合逻辑设计思想来设计边沿检测电路。
2024-05-19 10:10:36
1473
原创 FPGA学习笔记(一):计数器
计数器是逻辑设计中非常常用的一个时序电路,计数器是由寄存器和加法器组成的,使用计数器可以实现使用计数器可以对脉冲的个数计数,以实现测量、计数、分频和控制的功能。
2024-05-17 23:06:06
457
原创 Vivado2017.4与Notepad++的关联方法
本文介绍了Vivado和Notepad++关联使用在FPGA开发和编程过程中的好处,并具体展示了如何进行Vivado和Notepad++的关联方法。
2024-03-24 21:09:52
819
C语言学生成绩管理系统(信息可保存读取txt文件)
2024-06-18
ads1256+stm32c8t6高精度8通道(24bit)ADC采集系统的原理图和PCB设计AD源文件
2024-06-12
学生成绩录入管理系统C语言
2024-06-08
Proteus仿真中的添加的ESP库模型文件
2024-06-06
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人