![](https://img-blog.csdnimg.cn/20201014180756923.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
信号完整性与电源完整性笔记
文章平均质量分 74
athen21
这个作者很懒,什么都没留下…
展开
-
传输线与反射(六)
远端并联端接:高速接口(如DDR SERDES)常用的端接方法,端接电阻大小需要接近传输线阻抗,但由于电阻并接到地,会有额外的功耗存在,并且会造成定程度的高电平降低。过孔残桩通常会引入额外的电容量,其电容的大小由孔的尺寸,反焊盘大小,表底层焊盘大小,桩线长度都有关系。反射波形,可以使用精典的反弹图进行计算得到,一般也可以通过SPICE电路仿真得到,下面使用LTspice对反射波形的仿真情况。在PCB上的走线,有时会有一些短的分支,就称其为分支,这种结构在封装设计的过程中会遇到这种问题。原创 2024-03-01 17:46:14 · 1186 阅读 · 0 评论 -
传输线物理基础(五)
返回路径上任何妨碍返回电流靠近信号电流的因素,都会增加其回路电感,并增加信号感受到的瞬态阻抗。对于PCB上的带状线与微带线,返回路径中的电流分布挤近信号路径下面,无论信号路径是弯曲的还是拐直弯的,平面上的返回电流都会跟随它。由于大多数互连表现为传输线,驱动互连的电流产生器,高速CMOS器件都必须设计成低输出阻抗门,若输出器件的输出阻抗特别低,如10以下,通常称之为线驱动器。对于均匀传输线,其每一处的阻抗的瞬时阻抗都是相同的,其为传输线的固有属性,且仅与材料特性,介电常数及结构有关,而与传输线长度无法。原创 2024-02-29 12:17:10 · 650 阅读 · 0 评论 -
电阻、电容、电感(四)
电阻的计算公式如下:代表电阻值,单位为,表示导线的体电阻率,单位为。体电阻率是一种材料固有特性,它不由材料构成的物体的结构特性决定,与物体尺寸无关。在芯片封装里,键合线的单位长度电阻约为1/in , 典型的键合线长度为0.1in或0.05in,所以其阻值为。称为方块电阻值,用表示;为具体的线条长宽比值,用表示。所以上面公式就变为:方块电阻经常用于层状结结电路(如印制电路板,封装基板)等场合。原创 2024-02-27 17:20:49 · 614 阅读 · 0 评论 -
阻抗与电气模型(三)
在芯片设计中,将驱动器看作一个单纯的波形发生器,而把片上相关的互连看寄生效应。以下是在提取到的芯片VDD供电网络的等效电路文件,为SPICE电路模型。阻抗的定义为电压与电流的比值,通常用大写字母Z表示。Z = V/I,当信号沿互连传播时,将不断的探测互连的阻抗,并做出相应的反应。对实际元件的建模就是建立由理想元件组成的等效电路和模型,在一定的频率下去近似逼近实际元件。通常把建立最简单的模型称为一阶模型,它是建立模型的第一步。如果知道了互连的阻抗和传播时延,也就知道了它的几乎所有电气特性。原创 2024-02-27 14:17:13 · 248 阅读 · 0 评论 -
时域与频域(二)
对于实际信号,如果传输线路的端接欠佳,则信号就会发生振铃,频谱在振铃处会出现峰值,振铃处的幅度会比没有振铃时的高10倍。这里的有效指的是互连的3dB衰减,也就是入射的信号幅度减小到原来的70%。一般假设在器件上时钟的上升沿可能是周期的10%,更严格的是可以到达其的7%。带宽:表示频谱中最高的有效正弦波频率分量值,有效指信号的谐波幅度仍然高于相同基频理想方小台上相应谐波幅度的70%的点。所以,驱动器从高电平跳变到低电平时,它的下降沿比上升沿更短。其中,是互连的3dB带宽的上升沿时间,也称为互连的本征上升边。原创 2024-02-26 15:23:01 · 427 阅读 · 0 评论 -
信号完整性分析基本概念(一)
随着时钟频率的提高,发现并解决信号完整性问题成为产品开发的关键。因此需要精通信号完整性分析技术,并能采取高效设计过程以消除这些问题。广义上讲,信号完整性指的是在高速产品中由互连结构引起的所有问题。通常设计过程是极富直觉和创造性的,要想尽快完成合格的设计,激发关于信号完整性的设计直觉至关得要。“设计师可以分成两类,一类已经遇到了信号完整性问题,另一类即将遇到信号完不整性问题”原创 2024-02-26 15:18:54 · 206 阅读 · 0 评论