自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+

ascend的专栏

纸上得来终觉浅,绝知此事要躬行

  • 博客(11)
  • 资源 (2)
  • 收藏
  • 关注

转载 基于verilog的三段式状态机

三段式状态机的优势:三段式描述方法与一段式和两段式状态机描述相比,虽然代码结构复杂了一些,但是换来的优势是使FSM(Finite State Machine)做到了同步寄存器输出,消除了组合逻辑输出的不稳定与毛刺的隐患,而且更利于时序路径分组,一般来说在FPGA/CPLD等可编程逻辑器件上的综合与布局布线效果更佳。       需要掌握的是三段式状态机的综合效果。通常,三段式状态机分成三个al

2013-10-28 11:15:36 2447

转载 如何跨越现实和梦想之间的鸿沟

以上内容改编摘录自《创造性的信心:释放我们的创造潜力》(Creative confidence: Unleashing the Creative Potential Within Us All)。作者:汤姆•凯利和大卫•凯利。Many of us get stuck between wanting to act, and taking action. The uncertainty of th

2013-10-27 14:04:15 1413

原创 Verilog中assign的使用

assign相当于连线,一般是将一个变量的值不间断地赋值给另一个变量,就像把这两个变量连在一起,所以习惯性的当做连线用,比如把一个模块的输出给另一个模块当输入。   assign的功能属于组合逻辑的范畴,应用范围可概括为以下三点:(1)持续赋值;(2)连线;(3)对wire型变量赋值,wire是线网,相当于实际的连接线,如果要用assign直接连接,就用wire型变量。wire型变

2013-10-25 19:29:16 105639 4

转载 面向对象和面向过程的区别

面向过程就是分析出解决问题所需要的步骤,然后用函数把这些步骤一步一步实现,使用的时候一个一个依次调用就可以了。 面向对象是把构成问题事务分解成各个对象,建立对象的目的不是为了完成一个步骤,而是为了描叙某个事物在整个解决问题的步骤中的行为。例如五子棋,面向过程的设计思路就是首先分析问题的步骤:1、开始游戏,2、黑子先走,3、绘制画面,4、判断输赢,5、轮到白子,6、绘制画面,

2013-10-17 09:24:46 637

原创 关于技术总结和记录的几点感悟

俗话说,好记性不如烂笔头。对于做技术开发的人来说感受更深,调试的参数或者方法如果当时没有记录下来,过一段时间就可能完全记不清细节了。对于一些已经开发过的项目未经总结记录也很容易忘到九霄云外,只有再次翻看调试记录时,才发现自己之前做过很多高端的工作啊。        做好技术总结和记录对于开发人员大有裨益,主要体现在以下几个方面:        1、做记录的最直接的好处就是防止遗忘,明确目标

2013-10-11 17:25:42 778

原创 关于verilog中initial和always过程快的执行顺序问题

initial和always是两个基本的过程结构语句,在testbench仿真一开始就立即相互并行执行。通常被动检测响应使用always语句,而主动的产生激励使用initial语句。       那就有一个问题了:既然过程块是并行执行的,那initial和always是一起并行执行的?有没有先后顺序?       实际上 initial块与always 块可看做是顺序执行的。因为在的alw

2013-10-10 15:11:45 22574 3

原创 Quartus II 和Modelsim联调

QuartusII 从9.0版本就去掉了自带的波形仿真功能,采用第三方软件进行仿真。最常用的就是Modelsim了,本文以Quartus II 10.0和 Modelsim Altera 6.5e为模板讲解如何进行设计的仿真。不同版本的软件在实际仿真时可能略有差别,但原理相通。由于笔者水平有限,欢迎大牛们交流指正。     本文以send.v文件作为被测试的模块。以下是具体的操作流程:

2013-10-10 11:17:30 4084

转载 赛灵思Zynq-7000助Mobilicom实现先进的点对点软件无线电

来源:微波射频网       赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX))宣布,Mobilicom公司采用赛灵思Zynq-7000系列中的Zynq-7030 All Programmable SoC,打造了最新MCU-30软件无线电(SDR) 产品。       Mobilicom的MCU-30 SDR是一款非常小巧、灵活、电池供电的轻型无线电产品,可集成

2013-10-06 22:11:57 1442 1

翻译 CRC5的verilog实现(X5+X2+X0)

1.原理简介       在USB通信中,CRC5的计算只是针对地址和终点数据字段。如图1所示。图1  USB数据帧格式        CRC5的电路通过异或逻辑和触发器实现。图2说明了CRC5循环冗余校验的编码器/解码器的示例电路,该电路采用多项式X5+X2+X0。要进行循环冗余校验,首先要将整个循环冗余校验寄存器crc5_o[4:0]预置为00000,然后在时钟clk的驱动

2013-10-06 21:44:57 5801 1

转载 软件无线电技术简介及特点应用

转自微波射频网       软件无线电是最近几年提出的一种实现无线电通信的体系结构 ,是继模拟到数字、固定到移动之后 ,无线通信领域的又一次重大突破。并从软件无线电的基本概念出发 ,讨论了其功能结构、关键技术和难点以及应用和发展前景。        1.引言     完整的软件无线电 (Software Definition Radio)概念和结构体系是由美国的

2013-10-06 20:53:40 9347

转载 摸2除法与crc校验

模2除法与算术除法类似,但每一位除的结果不影响其它位,即不向上一位借位,所以实际上就是异或。在循环冗余校验码(CRC)的计算中有应用到模2除法。步骤如下:a、用除数对被除数最高几位做模2减,没有借位。b、除数右移一位,若余数最高位为1,商为1,并对余数做模2减。若余数最高位为0,商为0,除数继续右移一位。c、一直做到余数的位数小于除数时,该余数就是最终余数。 

2013-10-01 23:31:00 2369

DE2引脚配置CSV文件

DE2开发板引脚配置信息,可以直接通过quartus ii 软件 assignments->import assignments导入,使用时注意引脚信息的对应关系。

2014-02-17

crc5_verilog

crc5的verilog实现和仿真。文件包括crc5.v和testbench文件crc5.vt以及仿真效果图。

2013-10-06

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除