基于FPGA的卷积神经网络加速器研究

摘 要

 

卷积神经网络(Convolution Neural Network，CNN)是在计算机视觉，图像识别和 分类等领域应用最成功的人工神经网络数学模型。高性能神经网络结构规模庞大，一次 完整推理过程需要进行大量乘法加法计算。训练出一个高性能卷积神经网络模型需要的 计算量是推理过程的数十倍至更多。当前的理论和技术水平无法做到一个模型可以普适 所有领域，不同的应用场景需要设计特定神经网络结构和采集特定数据集。庞大的算力 需求和高质量的数据采集是训练得到高性能卷积神经网络的两个关键内容。

如何提高算力是当下企业工程师和科学研究者非常关注的课题。传统处理器的计算 性能大幅提升已经变得很困难，除非有颠覆性的技术比如量子计算机等前沿技术得到突 破，但短期难以实现。目前主流思路是采用异构算力。这种方法将运算部分实现在外部 硬件上再通过总线或其它形式融入计算机体系结构中，使硬件运算部分作为一个传统处 理器外部设备，以此来达到提高算力的目的。卷积神经网络异构加速器的实现方式主要 有三个方向，分别为GPU(Graphics Process Unit)、FPGA(Field Program Gate Array)、 ASIC(Application Specific Integrated Circuit)。FPGA作为可编程逻辑器件由于其灵活性， 可重构性，低成本受到研究者的青睐。其不仅可以作为初期研究测试，在部分