视频输入解码模块
视频输入解码模块由4个TVP5150型视频解码器及外围电路组成，主要功能是将每一路CCD摄像头采集输入的标准PAL制电视模拟信号发送到视频解码器，完成视频图像的箝位及抗混叠滤波等预处理，模拟数字化转及亮度/色度、水平/垂直同步等信号的分离，实现模拟视频信号转换为数字并行信号BT.656码流格式，TVP5150可将基带模拟NTSC、PAL及SECAM视频信号转换成数字分量视频信号，正常工作时的功耗仅为115mW，售价比同系列TI产品更低，并且具有业界最小尺寸的32引脚超薄方型扁平封装（TQFP）。TVP5151支持2个复合端子或1个S端子输入，可输出ITU－RBT.656，并支持Macrovision复制保护及高级VBI功能。
DM642视频口0、1中的一部分（VP0/A、VP1/A）及视频口2（VP2/A、VP2/B）分别挂接1个TVP5150，视频采集的数据格式为YUV4：2：2，分辨率为CIF（352×288）大小，视频输入解码模块接口电路原理功能框图如图2所示。系统将2个电路的I2C总线接口SCL和SDA分别互连，TVP5150的视频输出口YOUT[0－7]和DM642 VPORT口的VPOD[9－2]相连，TVP5150的系统时钟SCLK和DM642 VPORT口的VPOCLK0相连。由于采用ITU－R BT.656码流格式，图像的水平同步、垂直同步、场同步等同步信号已内嵌在视频数据流中，并且考虑到DM642每个VPORT口预留的3个用以接收同步信号的VP0CTL[0－2]控制引脚，只能满足一路视频同步信号的要求，所以在设计过程中省略同步信号线的连接。
TVP5150虽然不支持缩放（Scaling）功能，但是可以截取屏幕的一部分再传输给DM642作后续的压缩处理，具体操作是对应的寄存器中选择视频流的起始行和结束行，控制图像的纵向长度，选择单行的起始位置和结束位置并利用图像的AVID功能控制图像的水平宽度。
DM642对TVP5150内部寄存器的访问通过I2C总线实现，在与TVP5150应答过程中需要从器件TVP5150的地址0x101110X1，其中X代表0或者1，并可以在系统上电时配置，TVP5150在上电时会根据YOUT[7]上的电位高低决定X代表0，还是1。这样，TVP5150作为从器件的地址只有2个：0x10111001和0x10111011。DM642要与4个TVP5150通信，一路I2C总线是不够的，需要通过GPIO接口利用软件模拟I2C总线时序，配置另外两个TVP5150。
采集输出的数字视频数据送入DM642 VPORT端口的5120 Bytes大小的缓冲区，TVP5150本地时钟的控制下通过EDMA通道自动向DM642 VPORT端口缓冲区单元发送数据，当采集完一场数据时产生DMA中断，并在DMA中断服务程序中根据实际需要完成相应的视频处理，经过实时编码压缩后的视频数据存储到外部SDRAM中，硬件电路需要提供TVP5150所需要的14.31818 M赫兹时钟频率，DM642可通过I2C总线对TVP5150的参数进行设置。
音频输入采集模块
音频输入采集模块由2个PCM1801U型音频采集电路及其外围电路组成，主要功能是对由拾音器采集输入的模拟音频信号进行采样，然后将其转换为DSP可以处理的数字音频数据格式，PCM1801U是采用5V工作电压的双声道16位音频模/数（A/D转换器，包括1个单端－差分模拟前端，1个5阶Δ－Σ调制器（64倍重复取样），1个内部高通数字均分滤波器。
DM642视频口0、1中的剩余部分（VP0/B、VP1/B）配置为McASP，与1个PCM1801U连接，实现音频的输入采集功能。用PCM1801U的左、右2个16位音频声道获取4路音频通道的数字化数据，音频采集的数据格式为每路单声道，44.1K赫兹采样率，每个采样数据用8位量化，采集输出的数字音频数据通过McASP传给DSP的输入缓冲区单元，当设定用于存放音频采样数据的缓存器满时产生DMA中断，并在DMA中断服务程序中根据实际设定情况处理音频数据，经过实时编码压缩后的音频数据存储到外部SDRAM中，DSP通过I2C总线实现对音频采集电路的编码，以控制采样速率、音频源、音量等具体参数，硬件电路需要提供音频采集电路需要的工作时钟，笔者使用的时钟是11.2896M赫兹，音频输入采集模块接口电路原理功能框图如图3所示。
核心DM642 DSP模块
核心DM642 DSP模块由1个TMS320DM642型数字媒体处理器及其外围电路组成，主要对采集到内部输入缓存的数字音、视频数据流进行处理及压缩，视频图像信号的压缩一般属于有损压缩，同时系统又必须满足编码的实时性，所以采用定点DSP可较好地满足整个压缩系统对精度和速度的要求，该板卡设计采用的DM642是专门为图像视频领域的应用而设计的，有完备的片外接口，能够比较方便地扩展片外存储器等外设。
C64xx系列DSP有大量的字节可设定的地址空间，程序代码和数据可被存储在统一标准的32位地址空间的任何位置。表1硕所示的内存映射显示了本板卡采用的DM642处理器的地址空间，在默认状态下，内部的寄存器从0x00000000地址空间开始存储。一部分存储器由软件重新映射为L2高速缓存。
DM642的EMIF有4个独立的可设定地址的区域，称为电路使能空间（CE0－3）本板卡合并形成了64位长的外部存储器端口，将地址空间分割成4个电路使能区，允许对地址空间进行8位、16位、32位和64位的同步或不同步存取。目前，板卡使用电路使能区CE0，并将其分配给64位的SDRAM总线。CE1－3的电路使能区暂不使用，可以作为今后的扩展，以便分配给8位Flash、UART、FPGA和子板接口等使用。
本板卡在CE0空间连接了64位的SDRAM总线，与2个HY57V283220TP－6相连以构成SDRAM。每个HI57V283220TP－6均为32位数据总线的SDRAM，其中，高32位存储在1个SDRAM中，低32位存储在另1个SDRAM中，从而满足DM642 64位数据总线的要求，32MB的SDRAM空间用来存储程序、数据和视频信息。总线由外部PLL驱动设备控制，运行在133M赫兹的最佳状态。SDRAM的刷新由DM642自动控制。
DM642可配置EMIF时钟的原始值。本板卡的ECLKIN引脚选用默认值。也可通过分频CPU时钟控制EMIF的时钟频率。在初始化时通过对ECLKNSEL0和ECLKINSEL1引脚的操作进行设置，它们与EA19引脚和EA20引脚共同分享EMIF的地址空间。 PCI总线驱动控制模块
PCI总线驱动控制模块由1个SN74CBT16233型PCI总线桥接电路及其外部电路组成，本模块中的信号按照功能可以分为系统信号、地址数据复用信号和接口控制信号等，系统信号包括CLK和RST，为系统提供时钟和复位，对地址数据复用信号来说，在总线传输操作周期中，1个PCI总线周期由1个地址段和紧随其后的1个或多个数据段组成，其中AD[0－31]是地址数据复用总线，可为PCI接口电路提供地址和数据信号，复用引脚PCBE[0－3]为PCI接口电路提供总线命令信号和字节允许信号。接口控制信号主要由FRAME，TRDY、IRDY和DEVSEL等信号组成，其中FRAME信号是总线周期构成信号，由当前总线中主设备驱动，表明1个总线周期的开始和延续；TRDY是目标设备就绪信号，写操作中，TRDY有效表明从设备已准备好接收数据，而在读操作中，TRDY有效则表明AD[0－31]上已有有效数据，IRDY表明驱动设备已准备好数据，DEVSEL为设备选择信号，当其有效时，说明驱动它的主设备已将其地址译码作为当前操作的目标设备，该信号作为输入信号时，DEVSEL用来表示总线上已有目标设备被选中，其他PCI总线所需但本系统不用的信号则可用高阻态代替，PCI总线驱动控制模块接口电路原理功能框图如图4所示。
本板卡通过PCI插槽供电，选用AMS1085和AMS1086提供板卡正常工作时的稳压电源，AMS1085、AMS1086均为3端可调节稳压集成电路，AMS1085输出电流为3A、输出电压为1.5V/3.3V/5.0V，AMS1086的输出电流为1.5A，输出电压为1.5V/1.8V/3.3V/5.0V。它们比较容易使用，而且都有短路电流保护以及过热保护等防护措施，具有高精度的输出电压及工作稳定性。设计时，内部＋5V输入电源被整流为＋1.4V、＋1.8V和＋3.3V，其中，＋1.4V电压提供给DSP处理器，＋1.8V电压提供给TVP5150，＋3.3V电压提供给DSP内的I/O和板卡上其他电路。3.3V和1.4V电源之间应连接肖特基二极管，保证给DM642内核和外部端口同时供电。
视频输入解码模块由4个TVP5150型视频解码器及外围电路组成，主要功能是将每一路CCD摄像头采集输入的标准PAL制电视模拟信号发送到视频解码器，完成视频图像的箝位及抗混叠滤波等预处理，模拟数字化转及亮度/色度、水平/垂直同步等信号的分离，实现模拟视频信号转换为数字并行信号BT.656码流格式，TVP5150可将基带模拟NTSC、PAL及SECAM视频信号转换成数字分量视频信号，正常工作时的功耗仅为115mW，售价比同系列TI产品更低，并且具有业界最小尺寸的32引脚超薄方型扁平封装（TQFP）。TVP5151支持2个复合端子或1个S端子输入，可输出ITU－RBT.656，并支持Macrovision复制保护及高级VBI功能。
DM642视频口0、1中的一部分（VP0/A、VP1/A）及视频口2（VP2/A、VP2/B）分别挂接1个TVP5150，视频采集的数据格式为YUV4：2：2，分辨率为CIF（352×288）大小，视频输入解码模块接口电路原理功能框图如图2所示。系统将2个电路的I2C总线接口SCL和SDA分别互连，TVP5150的视频输出口YOUT[0－7]和DM642 VPORT口的VPOD[9－2]相连，TVP5150的系统时钟SCLK和DM642 VPORT口的VPOCLK0相连。由于采用ITU－R BT.656码流格式，图像的水平同步、垂直同步、场同步等同步信号已内嵌在视频数据流中，并且考虑到DM642每个VPORT口预留的3个用以接收同步信号的VP0CTL[0－2]控制引脚，只能满足一路视频同步信号的要求，所以在设计过程中省略同步信号线的连接。
TVP5150虽然不支持缩放（Scaling）功能，但是可以截取屏幕的一部分再传输给DM642作后续的压缩处理，具体操作是对应的寄存器中选择视频流的起始行和结束行，控制图像的纵向长度，选择单行的起始位置和结束位置并利用图像的AVID功能控制图像的水平宽度。
DM642对TVP5150内部寄存器的访问通过I2C总线实现，在与TVP5150应答过程中需要从器件TVP5150的地址0x101110X1，其中X代表0或者1，并可以在系统上电时配置，TVP5150在上电时会根据YOUT[7]上的电位高低决定X代表0，还是1。这样，TVP5150作为从器件的地址只有2个：0x10111001和0x10111011。DM642要与4个TVP5150通信，一路I2C总线是不够的，需要通过GPIO接口利用软件模拟I2C总线时序，配置另外两个TVP5150。
采集输出的数字视频数据送入DM642 VPORT端口的5120 Bytes大小的缓冲区，TVP5150本地时钟的控制下通过EDMA通道自动向DM642 VPORT端口缓冲区单元发送数据，当采集完一场数据时产生DMA中断，并在DMA中断服务程序中根据实际需要完成相应的视频处理，经过实时编码压缩后的视频数据存储到外部SDRAM中，硬件电路需要提供TVP5150所需要的14.31818 M赫兹时钟频率，DM642可通过I2C总线对TVP5150的参数进行设置。
音频输入采集模块
音频输入采集模块由2个PCM1801U型音频采集电路及其外围电路组成，主要功能是对由拾音器采集输入的模拟音频信号进行采样，然后将其转换为DSP可以处理的数字音频数据格式，PCM1801U是采用5V工作电压的双声道16位音频模/数（A/D转换器，包括1个单端－差分模拟前端，1个5阶Δ－Σ调制器（64倍重复取样），1个内部高通数字均分滤波器。
DM642视频口0、1中的剩余部分（VP0/B、VP1/B）配置为McASP，与1个PCM1801U连接，实现音频的输入采集功能。用PCM1801U的左、右2个16位音频声道获取4路音频通道的数字化数据，音频采集的数据格式为每路单声道，44.1K赫兹采样率，每个采样数据用8位量化，采集输出的数字音频数据通过McASP传给DSP的输入缓冲区单元，当设定用于存放音频采样数据的缓存器满时产生DMA中断，并在DMA中断服务程序中根据实际设定情况处理音频数据，经过实时编码压缩后的音频数据存储到外部SDRAM中，DSP通过I2C总线实现对音频采集电路的编码，以控制采样速率、音频源、音量等具体参数，硬件电路需要提供音频采集电路需要的工作时钟，笔者使用的时钟是11.2896M赫兹，音频输入采集模块接口电路原理功能框图如图3所示。
核心DM642 DSP模块
核心DM642 DSP模块由1个TMS320DM642型数字媒体处理器及其外围电路组成，主要对采集到内部输入缓存的数字音、视频数据流进行处理及压缩，视频图像信号的压缩一般属于有损压缩，同时系统又必须满足编码的实时性，所以采用定点DSP可较好地满足整个压缩系统对精度和速度的要求，该板卡设计采用的DM642是专门为图像视频领域的应用而设计的，有完备的片外接口，能够比较方便地扩展片外存储器等外设。
C64xx系列DSP有大量的字节可设定的地址空间，程序代码和数据可被存储在统一标准的32位地址空间的任何位置。表1硕所示的内存映射显示了本板卡采用的DM642处理器的地址空间，在默认状态下，内部的寄存器从0x00000000地址空间开始存储。一部分存储器由软件重新映射为L2高速缓存。
DM642的EMIF有4个独立的可设定地址的区域，称为电路使能空间（CE0－3）本板卡合并形成了64位长的外部存储器端口，将地址空间分割成4个电路使能区，允许对地址空间进行8位、16位、32位和64位的同步或不同步存取。目前，板卡使用电路使能区CE0，并将其分配给64位的SDRAM总线。CE1－3的电路使能区暂不使用，可以作为今后的扩展，以便分配给8位Flash、UART、FPGA和子板接口等使用。
本板卡在CE0空间连接了64位的SDRAM总线，与2个HY57V283220TP－6相连以构成SDRAM。每个HI57V283220TP－6均为32位数据总线的SDRAM，其中，高32位存储在1个SDRAM中，低32位存储在另1个SDRAM中，从而满足DM642 64位数据总线的要求，32MB的SDRAM空间用来存储程序、数据和视频信息。总线由外部PLL驱动设备控制，运行在133M赫兹的最佳状态。SDRAM的刷新由DM642自动控制。
DM642可配置EMIF时钟的原始值。本板卡的ECLKIN引脚选用默认值。也可通过分频CPU时钟控制EMIF的时钟频率。在初始化时通过对ECLKNSEL0和ECLKINSEL1引脚的操作进行设置，它们与EA19引脚和EA20引脚共同分享EMIF的地址空间。 PCI总线驱动控制模块
PCI总线驱动控制模块由1个SN74CBT16233型PCI总线桥接电路及其外部电路组成，本模块中的信号按照功能可以分为系统信号、地址数据复用信号和接口控制信号等，系统信号包括CLK和RST，为系统提供时钟和复位，对地址数据复用信号来说，在总线传输操作周期中，1个PCI总线周期由1个地址段和紧随其后的1个或多个数据段组成，其中AD[0－31]是地址数据复用总线，可为PCI接口电路提供地址和数据信号，复用引脚PCBE[0－3]为PCI接口电路提供总线命令信号和字节允许信号。接口控制信号主要由FRAME，TRDY、IRDY和DEVSEL等信号组成，其中FRAME信号是总线周期构成信号，由当前总线中主设备驱动，表明1个总线周期的开始和延续；TRDY是目标设备就绪信号，写操作中，TRDY有效表明从设备已准备好接收数据，而在读操作中，TRDY有效则表明AD[0－31]上已有有效数据，IRDY表明驱动设备已准备好数据，DEVSEL为设备选择信号，当其有效时，说明驱动它的主设备已将其地址译码作为当前操作的目标设备，该信号作为输入信号时，DEVSEL用来表示总线上已有目标设备被选中，其他PCI总线所需但本系统不用的信号则可用高阻态代替，PCI总线驱动控制模块接口电路原理功能框图如图4所示。
本板卡使用DM642型DSP片内集成的1个主/从模式的PCI接口与PCI总线相连，该接口支持PCI 2.2 规范，通过PCI总线能够实现DSP与PCI主机的互连，主机可以通过DM642的PCI接口访问整个片内RAM及外部存储器，DSP的EMIF通过EDMA将数据传输到DSP的内存中，EMIF支持同步FIFO，为了能够使PCI总线实时读出视频压缩数据流，并及时地传送给主机，本系统采用了中断机制，当FIFO满时，DSP产生一个中断信号，通知PCI接口模块启动DMA，需传输的数据经FIFO由DSP利用DMA传输方式在计算机和板卡间实现视频压缩码流的高速传输，提供高速传输接口的同时不影响其他DMA操作。
本板卡通过PCI插槽供电，选用AMS1085和AMS1086提供板卡正常工作时的稳压电源，AMS1085、AMS1086均为3端可调节稳压集成电路，AMS1085输出电流为3A、输出电压为1.5V/3.3V/5.0V，AMS1086的输出电流为1.5A，输出电压为1.5V/1.8V/3.3V/5.0V。它们比较容易使用，而且都有短路电流保护以及过热保护等防护措施，具有高精度的输出电压及工作稳定性。设计时，内部＋5V输入电源被整流为＋1.4V、＋1.8V和＋3.3V，其中，＋1.4V电压提供给DSP处理器，＋1.8V电压提供给TVP5150，＋3.3V电压提供给DSP内的I/O和板卡上其他电路。3.3V和1.4V电源之间应连接肖特基二极管，保证给DM642内核和外部端口同时供电。
3955
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
