- 博客(6)
- 资源 (1)
- 收藏
- 关注
RSS订阅转载 RDMA概述
RoCE可以被认为是IB的“低成本解决方案”，将IB的报文封装成以太网包进行收发。传统网络中，“节点A给节点B发消息”实际上做的是“把节点A内存中的一段数据，通过网络链路搬移到节点B的内存中”，而这一过程无论是发端还是收段，都需要CPU的指挥和控制，包括网卡的控制，中断的处理，报文的封装和解析等等。IBTA会对商用的IB和RoCE设备进行协议标准符合性和互操作性测试及认证，由很多大型的IT厂商组成的委员会领导，其主要成员包括博通，HPE，IBM，英特尔，Mellanox和微软等，华为也是IBTA的会员。
2024-03-29 20:26:54
29
原创 risc-v指令集手册（非特权架构）- RV32/64G指令集列表
将来的标准扩展将避免标记为custom-0和custom-1的主要操作码，并建议在基本32位指令格式内的自定义指令集扩展中使用。标记为custom-2 / rv128和custom-3 / rv128的操作码保留供RV128将来使用，但否则将避免使用标准扩展，因此也可用于RV32和RV64中的自定义指令集扩展。RISC-V项目的一个目标是将其用作稳定的软件开发目标。随着我们从IMAFDC扩展到进一步的指令集扩展，添加的指令往往更具领域特定性，并且只能为有限的应用程序类别提供好处，例如，用于多媒体或安全性。
2023-05-20 18:43:59
2955
原创 risc-v指令集手册（非特权架构）- ‘Zicsr’控制和状态寄存器（CSR）指令V2.0（已批准）
RISC-V定义了与每个hart关联的4096个控制和状态寄存器的单独地址空间。本章定义了在这些CSR上运行的完整CSR指令集。虽然CSR主要由特权体系结构使用，但非特权代码中有多种用途，包括用于计数器和计时器以及浮点状态。计数器和计时器不再被视为标准基本ISA的必需部分，因此访问它们所需的CSR指令已从基本ISA章节移至该单独的章节。
2023-05-18 19:05:05
2241
原创 risc-v指令集手册（非特权架构）- ‘M’整数乘除法标准扩展V2.0（已批准）
本章介绍了标准整数乘法和除法指令扩展，其名为“ M”，其中包含将两个整数寄存器中保存的值相乘或相除的指令。我们将整数乘法和除法从基数中分离出来，以简化低端实现，或者针对不经常使用整数乘法和除法或在附加加速器中处理得更好的应用程序。
2023-05-18 18:40:19
903
原创 risc-v指令集手册（非特权架构）- RV32I基本整数指令集V2.1（已批准）
RV32I旨在构成一个编译器目标并支持现代操作系统环境。ISA还旨在减少在最小实现中所需的硬件。RV32I包含40条独特的指令，然而一个简单的实现可能会使用一条总是产生陷阱的单个SYSTEM硬件指令来涵盖ECALL/EBREAK指令，同时也可能将FENCE指令实现为NOP，从而将基本指令数减少到38条。RV32I几乎可以模拟任何其他ISA扩展（A扩展除外，A扩展需要原子性的附加硬件支持）。实际上，包含机器模式特权架构的硬件实现也需要6条CSR指令。
2023-05-16 20:51:54
3714
原创 Vivado HLS教程
想学Vivado HLS，这里做个记录。本着先感性再理性的学习规律，首先学习Xilinx提供的教程ug871，上手操作。教程描述本教程是一些较小的教程的集合，这些教程说明和演示了使用高级综合将C，C ++和SystemC代码转换为RTL实现的过程中的所有步骤。 本教程介绍了如何创建初始RTL实现，然后在不更改C代码的情况下使用优化指令将其转换为低区域和高吞吐量的实现。 以下各节描述了每个教程...
2020-04-07 19:11:22
2369
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人