riscv
文章平均质量分 80
学习risc-v规范,掌握软硬件接口知识。
masterleego
这个作者很懒,什么都没留下…
展开
-
risc-v指令集手册(非特权架构)- RV32/64G指令集列表
将来的标准扩展将避免标记为custom-0和custom-1的主要操作码,并建议在基本32位指令格式内的自定义指令集扩展中使用。标记为custom-2 / rv128和custom-3 / rv128的操作码保留供RV128将来使用,但否则将避免使用标准扩展,因此也可用于RV32和RV64中的自定义指令集扩展。RISC-V项目的一个目标是将其用作稳定的软件开发目标。随着我们从IMAFDC扩展到进一步的指令集扩展,添加的指令往往更具领域特定性,并且只能为有限的应用程序类别提供好处,例如,用于多媒体或安全性。原创 2023-05-20 18:43:59 · 2478 阅读 · 0 评论 -
risc-v指令集手册(非特权架构)- ‘Zicsr’控制和状态寄存器(CSR)指令V2.0(已批准)
RISC-V定义了与每个hart关联的4096个控制和状态寄存器的单独地址空间。本章定义了在这些CSR上运行的完整CSR指令集。虽然CSR主要由特权体系结构使用,但非特权代码中有多种用途,包括用于计数器和计时器以及浮点状态。计数器和计时器不再被视为标准基本ISA的必需部分,因此访问它们所需的CSR指令已从基本ISA章节移至该单独的章节。原创 2023-05-18 19:05:05 · 2004 阅读 · 0 评论 -
risc-v指令集手册(非特权架构)- ‘M’整数乘除法标准扩展V2.0(已批准)
本章介绍了标准整数乘法和除法指令扩展,其名为“ M”,其中包含将两个整数寄存器中保存的值相乘或相除的指令。我们将整数乘法和除法从基数中分离出来,以简化低端实现,或者针对不经常使用整数乘法和除法或在附加加速器中处理得更好的应用程序。原创 2023-05-18 18:40:19 · 634 阅读 · 0 评论 -
risc-v指令集手册(非特权架构)- RV32I基本整数指令集V2.1(已批准)
RV32I旨在构成一个编译器目标并支持现代操作系统环境。ISA还旨在减少在最小实现中所需的硬件。RV32I包含40条独特的指令,然而一个简单的实现可能会使用一条总是产生陷阱的单个SYSTEM硬件指令来涵盖ECALL/EBREAK指令,同时也可能将FENCE指令实现为NOP,从而将基本指令数减少到38条。RV32I几乎可以模拟任何其他ISA扩展(A扩展除外,A扩展需要原子性的附加硬件支持)。实际上,包含机器模式特权架构的硬件实现也需要6条CSR指令。原创 2023-05-16 20:51:54 · 3431 阅读 · 0 评论