一、AHB的基本介绍
1. AHB总线有一下特性:
n Burst 传输
n Split 事务处理
n 单周期master移交
n 单一时钟沿操作
n 无三态
n 更宽的数据总线配置(64/128)
2. AHB总线系统的架构
AHB总线的强大之处在于它可以将微控制器(CPU)、高带宽的片上RAM、高带宽的外部存储器接口、DMA总线master、各种拥有AHB接口的控制器等等连接起来构成一个独立的完整的SOC系统,不仅如此,还可以通过AHB-APB桥来连接APB总线系统。AHB可以成为一个完整独立的SOC芯片的骨架。
下图是一个典型的AHB系统总线的结构示意图
![AHB总线学习 - 01 - 基础篇 - qixin_william - qixin_william的博客](http://img1.ph.126.net/P8s0tYO_xOnhsyq3BGihAg==/6619580068211871268.png)
3. AHB总线的组成
下图清楚的显示了AHB总线的各个组成部分:
![AHB总线学习 - 01 - 基础篇 - qixin_william - qixin_william的博客](http://img2.ph.126.net/CxHMOagphusFT-GurHZe6Q==/6608675111887916819.png)
总线中,有多个master和slave,一个仲裁器(arbiter)和一个译码器(decoder)组成。
如果再将AHB总线细分,可以分为三组总线:写数据总线(HWDATA),读数据总线(HRDATA)和地址控制总线(HADDR)。从上面的结构图中可以看出,这三组总线相互分离互不干扰。对于每一组总线来说,同时只能由一个master或者slave来独占,这时需要仲裁器来决定将总线的控制权交与哪个设备,并控制多路选择器来选择已经获得控制权的那个设备来传输数据和地址信息。译码器根据地址来选择让哪个slave的数据通过选择器。
一般来讲,我们称主动发起操作的设备为master,被动响应master的为slave。
二、AHB总线的信号
AHB总线的信号都是以H开头,以区别其他的AMBA总线信号
信号名 | 信号源 | 信号功能 |
HCLK Bus clock |
clock source | 总线时钟信号,都是上升沿有效 |
HRESETn Reset |
reset controller | 系统reset信号,低有效 |
HADDR[31:0] address bus |
master | 32位系统地址总线 |
HTRANS[1:0] transfer type |
master | transfer类型,一共有四种类型:NONSEQUENTIAL, SEQUENTAL, IDLE 或者BUSY |
HSIZE[2:0] transfer size |
master | <