努力的小鱼的博客

问题描述：习惯使用AD的人都知道，AD的工具栏是有取消所有布线的功能的，但是allegro却找不到，其实allegro也有取消布线功能。基本步骤如下1. find工具栏只选则Cline2. 框选整个PCB文件，点击菜单栏上的×号，或者直接按delete。 解决方案：allegro取消所有布线方法如下，注意右下方只选择Cline,其它均不勾选...

问题描述：allegro原理图设计完场后我们需要进行PCB设计，PCB文件需要导入封装，需要原理图生成网表。基本步骤如下1. 原理图先进行DRC检查，查看原理图是否有错误2. 生成网表 解决方案：1. 原理图DRC检查，选中工程文件Tools->Design Rules Check2. 生成网表...

问题描述：在使用allegro对原理图进行PCB设计时，有时为了查找元器件方便，等等其它原因，我们可以设置原理图和PCB交互布线。基本步骤是：原理图使能交互布线原理图生成网表PCB导入网表 解决方案：allegro原理图和PCB交互布线方法如下点击菜单栏Options->Preferences…勾选Miscellaneous->Intertool Communication下面的方框，使能交互布线3. 点击Tools->Create Netlist…

问题描述：allegro打开别人的PCB文件时可能看不到元器件的丝印，其实并不是没有丝印，只是丝印被隐藏了。 解决方案：显示丝印的方法如下1. 点击菜单栏Display->Color/Visibility2. 将下面的两个文件的丝印打开即可3. 最后效果...

问题描述：在设计PCB的时候，有时候是在别人板子的基础上更改的，我们可以直接导出别人PCB里的封装，我们自己就不需要画封装了。 解决方案：allegro 导出PCB文件里的封装步骤如下：1. 首先在工程文件夹下面创建一个文件夹PCB_library用于存放元器件封装2. 点击菜单栏file->Export->library3. 选择第一步新建的文件夹PCB_library,用于存放输出的PCB封装，点击OK。4. 点击Export即可输出元器件封装...

问题描述：allegro在设计完原理图库后，想要将该器件添加到原理图图，但是却找不到自己设计的原理图库。因为我们还要手动添加该库文件才可以将其放置到原理图中。 解决方案：单击Add Library2. 选择自己设计的原理图库名称3. 找到该器件，点击Place Part即可将该器件放入原理图中...

问题描述：在对allegro原理图某个器件的编号手动修改后，编号下面出现了下划线，原因是allegro为了表示该器件编号是被修改过的。 解决方案：选中该器件，右击2. 选择Unset即可

问题描述： 使用allegro对原理图进行DRC检查后，发现有多处错误，下方的小窗口不方便查看，想要查看log文件了解更多错误。 解决方案：点击左侧栏Outputs文件夹，双击xxx.drc文件，即可查看原理图DRC后的错误。...

问题描述： 在使用allegro进行原理图设计后，我们需要对原理图进行检查，检查原理图是否有错误，比如网络标号是否错误，连线是否有错误，等。 解决方案：1. 选中工程文件，点击菜单栏Tools2. 选择Design Rules Check...

问题描述：Reference Designator: U4. Error at line 3441 in file C:\USERS\ZYB18\DESKTOP\TEMPRETURE_BOARD\allegro/pstxnet.dat. Could not create new pin inst: PA15/JTDI.Schematic Instance:@pt100_pt1000_tempreture_board.sch(sch_1):ins24244930@stm32f103c8t6.\stm3

问题描述：allegro手动修改自己画的原理图封装后无法再次导入到原理图，显示Part HEADER 2 is out of date with respect to the design cache.Use Update Cache to synchronize the part in the cache withe the library. 原因分析：原因是修改完原理图库后需要对该元件进行更新，更新后原理图里的器件也随之更新，更新后即可重新添加该器件。右击该封装，点击Update Cac

问题描述：我们在使用allegro生成网表后，下方的小窗口看问题不太方便，就想要找log文件查看错误问题的原因，但是怎么也找不到log文件，其实网表log文件在工程文件所在文件夹里面的allegro文件里。工程文件夹里的allegro文件夹2. 网表log文件 ...

问题描述： 我们有时候在使用allegro设计原理图封装时，想要隐藏引脚编号、或名字，或者两个都隐藏，但是发现怎么也弄不好，相比而言AD要简单的多，其实allegro中是可以隐藏的，如下图。1.双击空白处点击Pin Numbers Visible,在下面选择FALSE即可隐藏引脚编号同理，点击Pin Names Visible，在下面选择FALSE即可隐藏引脚名称 ...

问题描述：提示：allgero输出的Gerber文件在CAM350中看不到手动添加的丝印现象如下：1.PCB文件手动添加的丝印2. CAM350看不到丝印 原因分析：提示：原因是我们添加的字体没有设置字体的线宽有两种方法可以解决此问题：修改字体的线宽，如何修改字体大家自行百度，大概是在setup里找到设置字体的参数那里设置字体的线宽，然后edit->change-选中text,然后再点击丝印，修改丝印字体的线宽（大于0），这样输出的Gerber文件中就可以看到自己手动添加的丝

问题描述：提示：allegro在输出Gerber文件时，通常我们都会使用CAM350去查看自己输出的Gerber文件是否正确，我在使用allegro输出Gerber文件时就遇到如下问题。在CAM打开Gerber文件时，钻孔点的范围远超过PCB板的范围，看起来像是被放大很多倍，如下图所示：APP 中接收数据代码：原因分析：提示：原因是CAM350的数字格式与allegro不一致导致的我们只需在导入Gerber文件时做如下设置，即可解决此问题：1.点击allegro2.将数字格式的4改为5后