1.强烈建议按照官方电路板参考设计进行器件选型和布局布线。官方硬件设计文档也如是说
2.电源必须在靠近电源引脚处得到正确去耦。就达到最佳性能而言,去耦电容的安装位置和尺寸极为重要。
3.顶层应该用于信号布线,而开阔区域应以通过数个过孔连接至接地的金属喷镀来填充。
4.芯片下方区域用于接地,同时应通过数个过孔连接至底部接地层,以获得较好的散热性能,以及足够低的接地电感。
5.在 CC1100E EM 参考设计([3] 和 0)中,在裸片附着焊盘中放置了 5 个过孔。我们应在 PCB 组件端将这些过孔“型导”(用阻焊层覆盖),以避免在无铅回流焊接过程中焊锡流经这些通孔。
6.所有去耦电容都应尽可能地靠近其去耦的电源引脚放置。每一个去耦电容都应通过单独的过孔连接至电源线(或电源层)。 最佳的布线是从电源线(或电源层)到去耦电容,再到 CC1100E 电源引脚 。电源滤波非常重要。
7.每一个去耦电容接地焊盘都应通过单独的过孔连接至接地层。相邻电源引脚之间的直连将会增加噪声耦合,应该加以避免,除非有绝对的需要。应避免在芯片或者平衡-不平衡转换器/RF 匹配电路下方,或者芯片接地过孔和去耦电容接地过孔之间的接地层布线。这样可以改善接地效果,并保证可能最短的电流返回路径。
8.理想情况下,外部组件应尽可能地小(建议采用 0402),同时强烈推荐使用表面贴装器件。请注意,非指定的不同尺寸的组件可能会有一些不同的特性。
9.射频部分线长,铜皮厚度,板厚,布局,过孔间距,过孔大小均需要考虑。按照参考设计来。
10.RF部分不能和数字部分交叉,电源也不能和射频部分交叉
11.去耦电容的连接方式应该是去耦引脚连接到电容连接到地,引脚到电容的连线不能有过孔,应该从该连线的电容段引线出来形成过孔,芯片去耦引脚处应该处于布线的末端。
12.射频布线时按照信号从芯片流向天线的方向上来讲应该让信号顺序地流过每一个器件,不能出现分支。即假设统一节点同时接了5个pin,那么布局应该使信号能够顺利地流过这5个pin才到天线而不会流过一个pin就能直接到天线,(如果有人之就可能出现这个情况)
2.电源必须在靠近电源引脚处得到正确去耦。就达到最佳性能而言,去耦电容的安装位置和尺寸极为重要。
3.顶层应该用于信号布线,而开阔区域应以通过数个过孔连接至接地的金属喷镀来填充。
4.芯片下方区域用于接地,同时应通过数个过孔连接至底部接地层,以获得较好的散热性能,以及足够低的接地电感。
5.在 CC1100E EM 参考设计([3] 和 0)中,在裸片附着焊盘中放置了 5 个过孔。我们应在 PCB 组件端将这些过孔“型导”(用阻焊层覆盖),以避免在无铅回流焊接过程中焊锡流经这些通孔。
6.所有去耦电容都应尽可能地靠近其去耦的电源引脚放置。每一个去耦电容都应通过单独的过孔连接至电源线(或电源层)。 最佳的布线是从电源线(或电源层)到去耦电容,再到 CC1100E 电源引脚 。电源滤波非常重要。
7.每一个去耦电容接地焊盘都应通过单独的过孔连接至接地层。相邻电源引脚之间的直连将会增加噪声耦合,应该加以避免,除非有绝对的需要。应避免在芯片或者平衡-不平衡转换器/RF 匹配电路下方,或者芯片接地过孔和去耦电容接地过孔之间的接地层布线。这样可以改善接地效果,并保证可能最短的电流返回路径。
8.理想情况下,外部组件应尽可能地小(建议采用 0402),同时强烈推荐使用表面贴装器件。请注意,非指定的不同尺寸的组件可能会有一些不同的特性。
9.射频部分线长,铜皮厚度,板厚,布局,过孔间距,过孔大小均需要考虑。按照参考设计来。
10.RF部分不能和数字部分交叉,电源也不能和射频部分交叉
11.去耦电容的连接方式应该是去耦引脚连接到电容连接到地,引脚到电容的连线不能有过孔,应该从该连线的电容段引线出来形成过孔,芯片去耦引脚处应该处于布线的末端。
12.射频布线时按照信号从芯片流向天线的方向上来讲应该让信号顺序地流过每一个器件,不能出现分支。即假设统一节点同时接了5个pin,那么布局应该使信号能够顺利地流过这5个pin才到天线而不会流过一个pin就能直接到天线,(如果有人之就可能出现这个情况)