- 博客(2)
- 收藏
- 关注
RSS订阅原创 简单pipeline的写法
通常在设计中我们采用多级流水线对组合逻辑进行分割，流水线的设计不仅使系统拥有更好的timing 并且当流水线级数较多时还可以有效的压缩bubble。这里简单介绍一种基于ready/valid握手信号的pipeline的设计方法。一个三级流水线的结构如下图所示：对于如图所示的pipeline 有ready0=~(valid0&!ready1);ready1=~(valid1&!r
2016-08-08 17:25:22
2514
原创 关于亚稳态及其处理方法
在数字电路设计中，触发器的时钟上升沿的前后一段时间内要求触发器的数据保持稳定，否则会产生亚稳态。如下图所示，data1在该时间段内发生了变化故而可能产生亚稳态。data2则在该时间内保持稳定，故而不会产生亚稳态。 一般的我们把上升沿前后数据必须保持稳定的时间称为亚稳态窗。
2016-08-08 15:24:45
2621
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人