关于亚稳态及其处理方法

在数字电路设计中，触发器的时钟上升沿的前后一段时间内要求触发器的数据保持稳定，否则会产生亚稳态。如下图所示，data1在该时间段内发生了变化故而可能产生亚稳态。data2则在该时间内保持稳定，故而不会产生亚稳态。 一般的我们把上升沿前后数据必须保持稳定的时间称为亚稳态窗。

在同步设计中由于时钟与数据总是保证了一定的相位关系，故而在绝大部分的设计中我们可以通过设计来控制触发器不出现亚稳态的情况，但是在信号跨时钟域传输过程中，由于数据与时钟具有不同的相位关系，故而有可能发生亚稳态。因此避免亚稳态最常见的做法是将异步信号通过多级触发器，形成一个同步器来减少亚稳态发生的几率。一个最常见的两级同步器的结构如下

然而同步器的处理方法虽然可以有效降低亚稳态发生的概率，但是其所带来的负面效应为系统需要更长的时钟周期去观测信号的变化。基于此可以用倍频时钟去接受数据以保证在一个时钟周期内响应信号的变化。一个倍频两级同步器的结构如下图