简单pipeline的写法

     通常在设计中我们采用多级流水线对组合逻辑进行分割，流水线的设计不仅使系统拥有更好的timing 并且当流水线级数较多时还可以有效的压缩bubble。

这里简单介绍一种基于ready/valid握手信号的pipeline的设计方法。一个三级流水线的结构如下图所示：

对于如图所示的pipeline 有

ready0=~(valid0&!ready1);

ready1=~(valid1&!ready2);

ready2=~(valid2&!ready_out);即对于每个fliflop 当数据准备好但与后一级握手失败时才会将ready信号拉低。

always@(posedge clk)

begin

if(valid(x-1)&readyx)

data x<=data x-1;

end

always @(posedge clk)

begin

if(readyx)

validx<=validx-1;

end

可以看到当输出的ready_out拉低时 流水线不会马上停住，仍然会让每一个fliflop中吃满数据时再停止工作。当pipeline处于停滞状态时，当ready_out拉高后流水线可以马上开始工作。因此采用流水线设计可以有效的压缩bubble。且由于多级流水线将组合逻辑切断，可以使系统拥有更大的吞吐率