嵌入式
文章平均质量分 70
嵌入式开放相关内容
bjwhile
这个作者很懒,什么都没留下…
展开
-
关于C6678 接收不到GPIO中断信号的问题解决
对DSP C6678的GPIO中断接口调试过程中遇到的问题进行了分析并列举了一些解决问题的思路。原创 2024-06-24 00:42:52 · 266 阅读 · 0 评论 -
DSP通过CSL_chipReadReg函数实现多核控制
系列文章目录文章目录系列文章目录前言CSL_chipReadReg函数总结前言DSP作为高速信号处理芯片可以实现高实时性的信号处理功能,通过充分利用芯片资源来实现运算效率最大化是多核编程的核心,本文介绍最简单方便的DSP核控制方式。CSL_chipReadReg函数CSL_chipReadReg函数是CCS自带的用于读取程序所在DSP核编号的函数,主要用于多核的DSP芯片,实现不同核对应程序的控制,函数具体原理这里不作详细介绍,下面主要讲解使用方法。本文以C6678为例讲解如何使用原创 2021-05-31 22:05:47 · 1089 阅读 · 0 评论 -
CCS5.2封装lib文件
CCS5.2封装lib文件文章目录CCS5.2封装lib文件前言一、准备工作二、封装步骤1.新建工程2.替换c文件总结前言为了代码安全,有时需要对于工程部分文件进行封装,形成DLL或LIB文件,本次主要介绍CCS中如何将c文件封装为LIB文件一、准备工作首先我们需要准备好需要进行封装的工程,由于我们封装的文件通常对工程中的其他文件具有依赖关系,因此在封装时直接对整个工程进行封装。二、封装步骤1.新建工程假设我们需要封装的文件为abclib.c,则我们需要建立一个名为abclib原创 2021-05-27 22:45:52 · 2321 阅读 · 0 评论 -
Verilog学习笔记(一)基本概念
Verilog学习笔记文章目录Verilog学习笔记前言一、Verilog语言相关二、Verilog基本结构三、Verilog变量定义四、Verilog中的逻辑运算五、Verilog的逻辑描述方式1 组合逻辑:2 时序逻辑:六、硬件常用的缓存FIFO总结前言因为参与的新项目需要用fpga,所以自己学了一下verilog语言。整理一些比较基础的内容。一、Verilog语言相关Verilog是一种硬件描述语言,与C语言不同,Verilog通常操作的对象是数字硬件系统,Verilog可以表示逻辑电原创 2021-04-06 11:49:35 · 1910 阅读 · 0 评论 -
modelsim学习笔记(1)
modelsim学习笔记文章目录modelsim学习笔记前言一、modelsim建立新工程二、功能实现总结前言modelsim作为轻量级fpga仿真软件,可以让开发者在不需要连接硬件的情况下进行仿真,非常方便。下面是在学习使用modelsim时的一些记录。一、modelsim建立新工程在安装好modelsim之后,首先进入主界面。在开始写程序之前,我们首先要建立一个自己的库,在file菜单栏找到new这里将库命名为work1。在建立好库之后,在这个库的目录下建立新的工程,将工程命名原创 2021-04-01 21:11:00 · 528 阅读 · 0 评论 -
verilog学习笔记(四)块语句
verilog学习笔记文章目录verilog学习笔记前言一、块语句的基本结构1.Begin end语句2.Fork join语句3.块名4.条件语句4.1 if语句4.2 Case语句4.3循环语句二、块命名三、块禁用四、生成块4.1 循环生成4.2 条件生成语句4.3 case生成语句总结前言本次主要介绍Verilog的块语句概念,块语句对应到高级语言中其实就是多行指令的结构,在C语言等高级语言中由于代码的执行是逐行完成的,而硬件语言涉及到逻辑电路的控制,同步与异步指令的执行效果会有很大差异,因原创 2021-04-01 15:05:04 · 520 阅读 · 0 评论 -
Verilog学习笔记(三)变量与操作符
Verilog学习笔记文章目录Verilog学习笔记前言一、变量1.1网络数据类型wire,tri1.2寄存器类型reg1.3Memory型二、操作符号2.1逻辑运算符:2.2关系运算符:2.3等式运算符2.4移位运算符2.5位拼接运算符2.6缩减运算符2.7关键词三、赋值语句3.1非阻塞赋值3.2阻塞式赋值总结前言本次主要介绍一些常用的变量类型和操作符,变量和操作符是操作语句的重要组成。一、变量1.1网络数据类型wire,triwire,tri两者语法功能相同wire用于单个门驱动或连原创 2021-03-31 22:30:57 · 541 阅读 · 0 评论 -
verilog学习笔记(二)程序的基本结构
verilog学习笔记文章目录verilog学习笔记前言一、Verilog语言的逻辑抽象层级二、verilog程序的构成verilog中的逻辑与数字表示:总结前言前面的学习笔记是在看程序时遇到什么问题就记下来然后去查资料整理的,后续的学习笔记会更加系统的整理verilog相关的内容。一、Verilog语言的逻辑抽象层级Verilog作为硬件电路语言,将电路抽象为程序,用代码去控制电路的运行。我们可以使用verilog语言去实现各种各样的功能。当需要去完成一个复杂的工程时,我们需要将工程分解为原创 2021-03-31 20:23:25 · 2012 阅读 · 0 评论