求助帖！！！usb3.0 链路训练中PIPE_rx_valid问题

已于 2024-06-04 11:05:50 修改
阅读量362 收藏
点赞数 9
文章标签： 计算机外设
于 2024-06-04 11:03:53 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/blblblblblbl/article/details/139436774
版权

功能验证usb3.0的链路训练过程，进行到了Polling_active步骤，但是因为pipe_rx_valid没有拉高导致了ts1没有计数。

检查了下是cdr部分没完成调正，追进去是adap_rx_valid没拉高导致了cdr_rx_valid没完成，最终导致pipe_rx_valid没拉高。

想请教大佬可能是什么原因导致的，fsdb如下：

blblblblblbl
关注
USB3.0 PIPE接口
ARM-Linux
11-04 1911
usb3.0 piep接口介绍
USB3.0 PIPE总线协议
10-15
USB3.0 PIPE总线协议 针对usb物理接口芯片,所使用的pipe 总线的详细解释
USB3.0 PIPE学习笔记
weixin_45311814的博客
07-06 889
学习笔记 功耗相关 P0状态：PHY中所有内部时钟都正常运行。只有在P0状态下，PHY才发送和接收USB SuperSpeed信号。对于所有链接状态(除了下面列出的P1、P2和P3状态)以及U0状态，P0是适当的PHY电源管理状态。
USB3 PIPE 开源项目教程
最新发布
gitblog_00603的博客
08-16 627
USB3 PIPE 开源项目教程 项目地址:https://gitcode.com/gh_mirrors/us/usb3_pipe 项目介绍 USB3 PIPE 是一个创新的开源项目，旨在利用FPGA（现场可编程门阵列）内部的高速收发器（SERDES），实现直接连接到USB3.0的标准协议——被称为PIPE接口。这个项目是由EnjoyDigital团队打造，并基于LiteX框架。通过这个项目，开发...
USB3-PIPE.pdf
08-12
PHY Interface For the PCI Express* and USB 3.0 Architectures Version 3.0
PCIE PIPE 3.0
07-14
PCIE PIPE 3.0协议，PCIE协议的补充部分，开发PHY层必备
嵌入式应用的 USB 3.0 链路共享
01-19
本文将介绍如何在扩展坞、笔记本电脑、电视机、机顶盒等嵌入式应用程序中实现 USB 3.0 链路共享。 HX3 控制器是赛普拉斯 USB 3.0 集线器控制器家族的产品，符合 USB 3.0 规范版本 1.0 标准。该款控制器的所有...
USB3.0协议规范中文版.pdf
12-02
USB3.0协议是USB（通用串行总线）的一个重要升级版本，相较于之前的USB2.0，它在速度、架构和电源管理方面有了显著改进。USB3.0的超速（SuperSpeed）结构设计旨在提供更高的数据传输速率，同时优化能效。 超速结构...
usb3.0中文接口协议
10-16
第 3 章 USB 3.0 体系结构概览 第 4 章 超高速数据流模型 第 5 章 机械结构 第 6 章 物理层 第 7 章 链路层 第 8 章 协议层 第 9 章 设备框架 第 10 章 集线器，主机下行口以及设备上行口规范
USB 3.0规范中译本 第3章 USB 3.0体系结构概览
G_METHOD的博客
03-15 3240
原文链接 https://www.cnblogs.com/coryxie/p/3956220.html 本文为CoryXie原创译文，转载及有任何问题请联系cory.xie#gmail.com。 本章呈现USB 3.0体系结构和关键概念的概览。USB 3.0与前面版本的USB类似，因为它是线缆总线，支持在主机计算机和广大范围的可同时访问的外围设备之间进行数据交换。所附着的设备通过...
PIPE接口协议解析
04-26
The PHY Interface for the PCI Express, SATA, and USB SuperSpeed Architectures (PIPE) is intended to enable the development of functionally equivalent PCI Express, SATA and USB SuperSpeed PHY's. Such PHY's can be delivered as discrete IC's or as macrocells for inclusion in ASIC designs. The specification defines a set of PHY functions which must be incorporated in a PIPE compliant PHY, and it defines a standard interface between such a PHY and a Media Access Layer (MAC) & Link Layer ASIC. It is not the intent of this specification to define the internal architecture or design of a compliant PHY chip or macrocell. The PIPE specification is defined to allow various approaches to be used. Where possible the PIPE specification references the PCI Express base specification, SATA 3.0 Specification or USB 3.10 Specification rather than repeating its content. In case of conflicts, the PCI-Express Base Specification, SATA 3.0 specification and USB 3.10 Specification shall supersede the PIPE spec.
探索未来接口：享受数字的USB3.PIPE开源项目
gitblog_00019的博客
06-02 453
探索未来接口：享受数字的USB3.PIPE开源项目 usb3_pipeUSB3 PIPE interface for Xilinx 7-Series项目地址:https://gitcode.com/gh_mirrors/us/usb3_pipe 项目介绍 usb3_pipe 是一个创新的开源项目，旨在利用FPGA（现场可编程门阵列）内部的高速收发器（SERDES），实现直接连接到USB3.0的标...
PCIe物理层及链路训练
jiangchao3392的专栏
11-09 6141
PCIe物理层及链路训练之一 http://www.bnc.com.cn/gygj/xwzx/491.html PCIe总线凭借其优良的传输性能和强大的扩展性和兼容性在各种数字系统中得到了广泛的应用，其最新的规范PCIe 5.0速率已提升至32GT/s，具有强大的应用潜力和前景。我司的板卡同样大量应用该总线实现系统的简化和扩展。实际经验中，大量的相关问题，如协商问题、降速、降lane、误码等，都发生在物理层。因此专题介绍PCIe物理层和链路协商的过程，同时配以实际应用中常见的相关问题，使读者深入理...
USB总线-RK3399 USB3.0控制器特性介绍（二）
非专业业余程序员
07-04 5519
1.RK3399 USB 下图是RK3399 SOC的框图。RK3399包含了2个USB2.0 Host控制器；两个USB3.0 OTG控制器，同时兼容USB2.0。USB3.0使用的是Synopsys公司的IP，驱动也使用Synopsys的dwc3 USB驱动。 2.USB3.0 OTG Controller简介 USB3.0 OTG控制器可以作为主机（Host）、设备（Device），或者根据从USB2.0 PHY和DFP/UFP/Data Role Swap输入的ID状态确定是USB2.0/3.0
汽车动力电池
热门推荐
汽车以太网和SOA
12-22 1万+
汽车动力电池
usb3.0开发指南：验证过程总结
叶玄青的博客
04-17 8258
自由固不是钱所能买到的，但能够为钱而卖掉。 —— 鲁迅 usb mass storage设备能顺利读写了，这样的话，对于ip来讲，从链路层到协议层起码是能正常工作的了。关于后面文章的安排：阶段性工作总结的文章就不写了，后面可能针对某些技术点重点罗嗦几句。一、mass storage设备读写支持代码下载，驱动还是参考自uboot，通过msg_write和msg_read接口对设备进行读写，都能正常工作
赛普拉斯HX3控制器实现USB 3.0链路共享技术
在嵌入式系统中，USB 3.0 的链路共享是一项关键技术，它允许设备通过一个物理接口同时支持超高速 USB 3.0 和标准 USB 2.0 连接。这种功能特别适用于资源有限但需要高效数据传输的场合，例如扩展坞、笔记本电脑、电视...
评论 6
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值