blueplain-CSDN博客

原创 IBM体系结构师对IA-64的批评与分析

Intel和HP现在开放了足够的信息用于初步评价IA-64是否真是象宣称的那样是计算机体系结构上的突破。以这一作者的观点－并不是。批评集中在整数性能。许多如浮点、系统指令、多媒体和x86兼容性等重要问题并没有涉及，这篇文章也不是针对Itanium(Merced), McKinley或者其它特别的实现的评价。文章试图探讨由IA－64体现的EPIC（explicitly

2006-04-27 16:16:00 1681

原创超立方体结构

vlsi阵列处理器这本书里我记得有介绍，不过这本书比较艰涩，我没看完。阵列处理器里面每个处理器叫做一个处理单元(Process Element)简称PE，由一定数量PE构成一个处理器阵列，将算法映射到阵列处理，如果每个单元坐标是PE(x)则就是一维阵列，如果是PE(x, y)就是二位阵列，若PE(x, y, z)就是一个立方体阵列。假如超过三维，每个PE坐标是(x, y, z, w, u

2006-04-27 16:10:00 1476

原创体系架构仿真

处理器体系架构设计和性能评估离不开各种各样的仿真器，各个处理器设计的公司都有针对特定架构的仿真器，从最简单的指令集仿真器(如spim)，到能仿真硬件行为的性能仿真器(如simplescalar)，再到全系统仿真器以及针对特定目标的如功耗仿真器（wattch etc)；仿真器实现技术又有分路径驱动，执行驱动等等... 仿真器叫做emulator,有的也叫simulator（模拟器），至于这两

2006-04-26 12:37:00 2771

大多数现在的系统都是基于时钟的，或者说同步的。这些系统由子系统构造而成，其中的每个子状态是一个有限状态机。子系统用触发器（寄存器）存储不同的状态，从一个状态变到另一个状态依赖于全局时钟信号。触发器内的状态更新在时钟信号的边沿完成。尽管这种方法在数字系统设计中取得很大进展，但也开始面临一些基本的局限性。基于时钟的系统只有在系统所有部分同时得到时钟时才能正确操作，这只有在时钟线上的延时可以忽略时才可以

2006-04-25 19:23:00 4238

原创 cpu ＋ dsp 双核结构

☆━━━━━━━━━━━━━━━━━━━━━━━━━━━━☆ CNN 于 Mon Nov 15 11:10:16 2004 的发言如下:

2006-04-25 11:33:00 2318

原创 VLIW结构体系逐渐成为嵌入式系统设计的主流

VLIW结构体系逐渐成为嵌入式系统设计的主流许多芯片设计师正在寻求一种可以替代超标量结构体系的设计方法。虽然采用管线和缓冲技术能使超标量处理器的性能得到一定程度的提升，但这种设计方法明显已经过时。而不断得到发展的超长指令字(VLIW)结构近来得到了设计师们前所未有的欢迎，本文介绍其发展趋势和面临的挑战。Alexander Wolfe总编辑《嵌入式系统编程》Email:awolfe@cmp.

2006-04-24 23:25:00 1530 1

原创利用并行性是始终贯穿计算机体系结构的思想

从微观指令集并行（ILP），在一个cpu的流水线里并行执行多条指令；在较高一层有multicore结构，片上集成多个cpu核心，以达到线程级并行；再高一层有mutli processor结构，板上多个cpu协同工作，达到线程（进程）并行；然后是通过网络的并行计算，包括cluster，distribute，grid，这些利用网络将各处的计算机并行起来工作。从低到高，每级并行独立的资源越多，指令级

2006-04-24 19:43:00 1313

原创超标量、超级流水线、超长指令字、向量机

记得本科学计算机系统结构时，在了解了流水线这一用于提高cpu处理速度的方法后，书中还介绍了一些其他的结构，这些结构一般用于较高性能的计算机中(呵呵,嵌入式系统中我还没看到,连multi issue的cpu都不多)，包括：超标量（Super Scalar）、超级流水线（Super Pipeline）、超长指令字（VLIW）、和向量机。这些概念我总混淆，现在随着理解的深入，已经完全知道了它们各自的特点

2006-04-24 19:38:00 7665 3

原创 CPU详解

1.主频　　主频也叫时钟频率，单位是MHz，用来表示CPU的运算速度。CPU的主频＝外频×倍频系数。很多人认为主频就决定着CPU的运行速度，这不仅是个片面的，而且对于服务器来讲，这个认识也出现了偏差。至今，没有一条确定的公式能够实现主频和实际的运算速度两者之间的数值关系，即使是两大处理器厂家Intel和AMD，在这点上也存在着很大的争议，我们从Intel的产品的发展趋势，可以看出Intel很

2006-04-24 00:12:00 1348

原创 65纳米CPU制造技术[科普知识]

更高的芯片集成度最直接的好处就是可以让芯片的集成度大大增加。我们知道，为了获得更高的性能，芯片内容纳的晶体管数会变得越来越多。对CPU而言，便是运算核心的增强和缓存单元的增大。第一代Willamette核心的Pentium 4只有4200万个晶体管，转变到Northwood核心之后提高到5500万个，而到了现在的Prescott核心，晶体管总数达到1亿2500万个。至于下一代的Yonah双

2006-04-21 22:23:00 1635

原创即将到来的新技术之浅析“GDDR4”

最近网上新一代的显示核心被炒得沸沸扬扬，而大家在谈论新一代显示核心的同时，也都注意到了ATI和NVIDIA的新一代显示核心R520和G70都将有可能采用新一代的GDDR4显存颗粒，对于GDDR4的显存颗粒可能大家还比较的陌生，在目前顶级的6800Ultra和X850XT显卡产品上只采用GDDR3的显存颗粒，下面就让小编给大家介绍一下将在下一代显卡产品上出现的GDDR4显存颗粒要介绍GDDR4显

2006-04-03 22:51:00 924

转载异步FIFO结构及FPGA设计

http://www.pld.com.cn/application/a82.htm摘要：首先介绍异步FIFO的概念、应用及其结构，然后分析实现异步FIFO的难点问题及其解决办法；在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和FPGA实现。关键词：异步电路 FIFO 亚稳态格雷码1 异步FIFO介绍在现代的集成电路芯片中，随着设计规模的不断扩大，一个系统中往往含有数

2006-03-30 20:20:00 2637

原创无时钟芯片设计技术【文章综述】

无时钟的英文是Clockless。我们都知道逻辑电路分组合电路和时序电路，而时序电路有分同步和异步电路。同步电路需要时钟来指挥电路工作的“节奏”，而异步电路不用。所以自然异步电路(Asynchronous Circuit)就是无时钟电路(有人还jjww和我说组合电路也是无时钟电路=.="，这个争执没必要吧)。至于自计时(Self-Timed Circuit)之名，文章（1）说和异步电路一样都是无时

2006-03-30 01:25:00 973