Ｍａｋｅｆｉｌｅ原理

makefile带来的好处就是——“自动化编译”，一旦写好，只需要一个make命令，整个工程完全自动编译，极大的提高了软件开发的效率。make是一个命令工具，是一个解释makefile中指令的命令工具，一般来说，大多数的IDE都有这个命令，比如：Delphi的make，Visual C++的nmake，Linux下GNU的make。可见，makefile都成为了一种在工程方面的编译方法。

gcc命令可以进行编译和链接的动作，生成我们想要的可执行文件。那么我们写Makefile文件的目的又是什么？无非也是编译我们自己写的代码，生成可执行文件。所以Makefile中最终的生成可执行文件的命令必然还是gcc命令，当然还包括其他的一些规则。

还是让我们先来看一下Makefile的基本构成吧：

Makefile基本上就是『目标』(target)，『关联』(dependencies)和『动作』三者所组成的一连串规则，像下面这样：

target ... : dependencies ...

command

target也就是一个目标文件，可以是Object File，也可以是执行文件。还可以是一个标签（Label），对于标签这种特性，在后面会有叙述。

dependencies就是，要生成那个target所依赖的文件或是目标。

command也就是make需要执行的命令（任意的Shell命令）。

这是一个文件的依赖关系，也就是说，target这一个或多个的目标文件依赖于dependencies中的文件，其生成规则定义在command中。说白一点就是说，dependencies中如果有一个以上的文件比target文件要新的话，command所定义的命令就会被执行，其中ｃｏｍｍａｎｄ行必须ＴＡＢ。这就是Makefile的规则。也就是Makefile中最核心的内容。

在默认的方式下，也就是我们只输入make命令。那么，

1、make会在当前目录下找名字叫“Makefile”或“makefile”的文件。

2、如果找到，它会找文件中的第一个目标文件（target）。

3、如果ｔａｒｇｅｔ Ａ不存在，或是ｔａｒｇｅｔ Ａ所依赖的后面的 ｄｅｐｅｎｄｅｎｃｉｅｓ Ａ文件的文件修改时间要比ｔａｒｇｅｔ Ａ这个文件新，那么，他就会执行后面所定义的ｃｏｍｍａｎｄ Ａ来生成ｔａｒｇｅｔ Ａ这个文件。

4、如果ｔａｒｇｅｔ Ａ所依赖的ｄｅｐｅｎｄｅｎｃｉｅｓ Ａ文件也不存在，那么make会在当前文件中找目标为ｄｅｐｅｎｄｅｎｃｉｅｓ Ａ文件的依赖性，如果找到则再根据那一个规则生成ｄｅｐｅｎｄｅｎｃｉｅｓ Ａ文件。（这有点像一个堆栈的过程）

5、当然，你的.c文件和.h文件是存在的啦，于是make会生成 ｄｅｐｅｎｄｅｎｃｉｅｓ Ａ 文件，然后再用 ｄｅｐｅｎｄｅｎｃｉｅｓ Ａ 文件生成make的终极任务，也就是可执行文件ｔａｒｇｅｔ Ａ。

这就是整个make的依赖性，make会一层又一层地去找文件的依赖关系，直到最终编译出第一个目标文件。在找寻的过程中，如果出现错误，比如最后被依赖的文件找不到，那么make就会直接退出，并报错，而对于所定义的命令的错误，或是编译不成功，make根本不理。make只管文件的依赖性，即，如果在我找了依赖关系之后，冒号后面的文件还是不在，那么对不起，我就不工作啦。

如果不是默认方式的话，ｍａｋｅ ｔａｒｇｅｔ，则会在ｍａｋｅｆｉｌｅ文件中查找ｓｐｅｃｉｆｉｃ ｔａｒｇｅｔ。