目录
第4集-二进制
编码准则：ASCII和UNICODE
ASCII：8位
ANICODE：16位
操作系统：32位（第一位表示正负，接下来8位表示指数，后面23位表示数字）
64位（寄存器，位宽）
第5集-算术逻辑单元
算术逻辑单元：Arithmetic and Logic Unit; ALU
算术单元：
- 逻辑门：或(OR)、与(AND)、非(NOT)、异或（XOR）
半加器（HALF ADDER）：异或（本位）+与门（高位）
全加器（FULL ADDER ）
8位行波进位加法器：（8-BIT RIPPLE（行波） CARRY(进位) ADDER）
现代加法处理器：超前进位加法器 CARRY-LOOK-AHEAD ADDER
逻辑单元
逻辑判断：判断数是否为负：（1代表负，0代表正）
算术与逻辑单元标志：
第6集-寄存器&内存
寄存器
AND-OR LATCH ：and-or 锁存器
GATED LATCH 门锁（单线输入）：可写入打开时，就可以输入要保存的数据，关闭可写入线后，再改变输入端，锁存器里面的数据也不会改变
16X16门锁矩阵-16X16 LATCH MATRIX（巧妙地解决了要存放和读取高位数据时并列排放锁存器线路过多的问题）
原理：行、列、可写入端均为1时，可进行写入锁定存取数据
如何分清行与列？
多路复用器：MULTIPLEXER(行与列均为4位表示)
RAM
以下是静态随记存取存储器（SRAM）
random-access memory随记存取存储器RAM
256位地址，每位地址存取一个数据
第7集-CPU
CENTRAL PROCESSING UNIT -中央处理器
指令表 INSTRUCTION TABLE
一条指令的前四位代表操作代码，后四位代表地址 ：寄存器/内存
CPU三阶段
- fetch phase 取指令阶段
由指令地址寄存器连接RAM，读取相应的数据
- decode phase 解码阶段
控制单元解码：选择正确的寄存器作为输入
检查前四位的操作码，逻辑为真的情况下打开允许读取的连接线路
- Execute phase 执行阶段
最后指令地址寄存器加1表示该周期结束
ADD指令：配合使用ALU进行add操作
（返回到指令寄存器中的后四位不是RAM的地址，而是寄存器的地址）
注意：ALU的输出结果不是返回到寄存器A（如果是这样的话，返回到寄存器A的数据又会输入到ALU进行加总操作，陷入循环），而是返回到控制单元，由控制单元里自己的寄存器暂时保存，再关闭ALU，然后再输入到寄存器A。
CLOCK SPEED 时钟速度
--控制CPU三个阶段一个循环的速度，单位hertz赫兹（周期/秒）
超频（比特币矿厂经常这么改）
完整的CPU
ARM/寄存器/控制单元/ALU/时钟
-----------------------------------------------------------------------------------------------------------------------------------------------------------
后续笔记待更新~算是对自己的一个监督吧
2976
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
