假设要求你用74 LS138设计一个全减器，请写出电路的设计过程，写出逻辑表达式真值表，并画出逻辑电路图，在实验室进行验证。

于 2024-05-12 18:20:46 发布
阅读量1.6k 收藏 6
点赞数 10
文章标签： 学习 笔记
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/buxihuanchongzi/article/details/138761979
版权

eee99d0e37f34ddbaf50183b921f3119.jpg

 ci:来自低位的借位

co:向高位借位

A,B:输入信号, 真值表是A-B

D:输出，二者相减结果

我的一些理解:1.输出有三个，所以有八种组合

2.看表时先看是否有来自低位的借位，以图片中第二行为例，ci为1表明有低位向A借位，但是A为0无法借位，所以A向高位借位，此时co就是1。因为是二进制所以A向高位借位了2，不要忘了低位向A借位了，所以A此时是(2-1)=1，D=1-0=1.

3.当A减不掉B时，也就是A不够时，那么A就要向高位借位，co就是1。

ok，白白

数电仿真-基于74LS138和74LS20的1位二进制全减器
harleyzf的博客
04-23 5891
1位二进制全减器
Basic Server设置动态IP
qq_45769990的博客
09-09 1万+
1.首先新建一个basic server 虚拟主机 2.输入账户 密码 此密码 输入时看不见 正常输入即可 3.输入 ifconfig 查看当前配置网络 3.输入 vi /etc/sysconfig/network-scripts/ifcfg-eth0 编辑信息 3.1 输入i进入编辑模式 把onboot改为yes 按ESC键 然后输入：wq 保存并退出 3.2输入 cat /etc/sysconfig/network-scripts/ifcfg-eth0查看信息 3.3确认无误,重启网关 输
74LS138设计一位二进制全减器
热门推荐
重恩的博客
03-26 9万+
1） 首先我们要知道什么是全减器，先弄懂全减器。 全减器真值表如图。下面来讲解一下这个全减器。 这里的Ci A B是输入信号，Co D 是输出信号。这个非常重要。 表中字符含义 Ci ：表示来自低位的借位，很多人第一次不懂低位来的进位是什么意思，你可以这样想，先考虑咱们常见的十进制减法。这里只是计算某一位数相减，可能有两种情况。1）减数小于被减数，需要向高位借位，那么问题就来了，向高位借位后...
74ls138和与非门设计全减器_用74ls138和门电路设计1位二进制全减器
weixin_39913141的博客
01-14 1万+
用74ls138和门电路设计1位二进制全减器 (3页) 本资源提供全文预览，点击全文预览即可全文预览,如果喜欢文档就下载吧，查找使用更方便哦！19.90 积分1、用 3 线—8 线译码器 74LS138 和门电路设计 1 位二进制全减器，输入为被减数、减数和 来自低位的借位；输出为两数之差和向高位的借位信号(74LS138 的逻辑框图如图 1.1 所 示) 。CO---向高位的借位； Y---两...
组合逻辑电路：一位全减器设计
TENET_T的博客
01-06 3万+
一位全减器设计 1.逻辑抽象 确定输入变量：被减数Ai，减数Bi，低位向本位的借位Ci 由这三个变量我们就可以知道本位差Di以及本位向高位的借位Ci+1。（根据二进制数减法规律） 比如输入变量Ai=0,Bi=1,Ci=1, 0被借走1之后-1显然不够减，到高位借1，所以输出的本位到高位的借位Ci+1就是1，二进制数中向高位借1当成2，再被低位借走1就是1，1-1=0，所以本位差Dn=0 由此规律得到真值表。 2.逻辑函数式 由得到的真值表写出输出变量的逻辑函数式 分别画出Ci+1与D
用javascript写一个食堂菜单_用JavaScript实现一个UTF-8Encode
weixin_39712705的博客
11-06 140
如果对 UTF-8 的编码方式还不熟悉，请先阅读阮一峰老师的科普，了解一下什么是UTF-8编码。简单来说，我们要实现一个函数，他的作用就是完成输入字符的UTF-8编码，下面过一下实现思路。utf8Encode实现思路如果我们要实现一个 UTF-8Encoding函数，那么我们需要将接收到的字符转化为二进制将二进制的数据按照表格中的规格填入进去，不够的位补 0 来占位以一个简单的字符为例子我们来实现...
一个线程的数据传输到另外一个线程android_用Rust实现一个多线程的web server
weixin_39839478的博客
11-29 218
在本文之前，我们用Rust实现一个单线程的web server的例子，但是单线程的web server不够高效，所以本篇文章就来实现一个多线程的例子。单线程web server存在的问题请求只能串行处理，也就是说当第一个连结处理完之前不会处理第二个连结。考虑如下例子：use std::net::{TcpListener, TcpStream}; use std::io::{Read, Write}...
1位全减器设计
05-08
一个一位全减器的VHDL设计的程序代码 在eda设计的
设计一个全减器，FPGA组合逻辑电路
12-14
设计一个全减器，FPGA组合逻辑电路
android studio游戏简单五子棋代码_用pygame实现一个简单的五子棋游戏
weixin_39909212的博客
11-20 382
准备 python基础相关准备：pygame的基础知识，参考目光博客的“用Python和Pygame写游戏-从入门到精通”安装python 3.8.0 在python官网下载，不多说。安装pygame，命令：pip install pygame如安装较慢，可以参考如下命令，更改pip源为国内镜像站点：pip config set global.index-url https://pypi.tuna...
【EDA技术】 实验一 利用半减器设计一位全减器
佐左佑右同学的博客
10-20 1万+
以全减器为基本硬件，构成串行借位的8位减法器，要求用例化语句来完成此项设计（减法运算是 x – y - sun_in = diffr）。（1）首先设计半减器，然后用例化语句将它们连接起来，图1中h_suber是半减器，diff是输出差，s_out是借位输出，sub_in是借位输入。解决办法：检查问题1是否已经解决，解决后关闭软件，以管理员身份启动软件，再次仿真。（3）利用软件对设计内容进行仿真调试，得到正确运行结果。（2）分析设计任务，根据任务要求完成设计内容。（1）熟悉EDA软件，并能熟练使用。
[Verilog]半减器，全减器设计
qq_57033818的博客
05-17 2万+
题目描述：用Verilog语言设计一位半减器，然后在该半减器的基础上利用元件调用的方法设计一位全减器。 1）半减器真值表如表1。 输入被减数（x） 输入减数（y） 减法差值输出（diff） 减法借位标志输出（s_out） 0 0 0 0 1 1 0 0
一位全减器逻辑电路图_全减器(全减器逻辑电路图)
weixin_29213655的博客
02-11 4万+
原理全减器是两个二进制的数进行减法运算时使用的一种运算单元。 最简单的全减器是采用本位结果和借位来显示，二进制中是借一当二，所以可以使用两个输出变量的高.1、全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合. 2、全减器是两个二进制的数进行减法运算时使用的一种运算单元，最简单的全减器是.考试题。新人就只有20分，全给了，还请能规范答案。拜托了。半减器：输入是：减数...
js小游戏案例_用Javascript和css3实现一个转盘小游戏
weixin_39789094的博客
12-03 334
本文主要介绍如何使用原生javascript和Css3来实现一个在各大移动应用中经常出现的转盘游戏，由于改实现可以有不同方式，如果熟悉canvas的话也可以用canvas实现，本文采用js和css实现主要考虑到复杂度较小性能较好，所以如果有更好的方案，也可以随时和我交流。前言本文技术路线采用和上篇文章教你用200行代码写一个爱豆拼拼乐H5小游戏(附源码)同样的技术,即均使用本人自己写的d...
数字逻辑电路—全减器的实现
咸鱼塘
09-20 4万+
全减器
用74l138实现一个一位全减器_如何用python实现一个HTTP连接池
weixin_39652658的博客
01-15 411
一. 连接池的原理　　首先, HTTP连接是基于TCP连接的, 与服务器之间进行HTTP通信, 本质就是与服务器之间建立了TCP连接后, 相互收发基于HTTP协议的数据包. 因此, 如果我们需要频繁地去请求某个服务器的资源, 我们就可以一直维持与个服务器的TCP连接不断开, 然后在需要请求资源的时候, 把连接拿出来用就行了.　　一个项目可能需要与服务器之间同时保持多个连接, 比如一个爬虫项目, 有...
一位全减器逻辑电路图_半减器逻辑原理图 [全减器]
weixin_39638929的博客
12-21 8723
VerilogHDL 数字设计与综合 实验报告 一位全减器 1.实验目的：熟悉并练习Verilog语言的数据流级建模。2.实验内容：一位全减器输出D(差)，B(借位)逻辑表达式：D = x’y’z + x’yz’ + xy’z’ + xyz; B = x’y + x’z + yz 3.实验结果：a．Verilog源代码：module min(D,B,z,x,y); output D,B; inpu...
一位全减器逻辑电路图_一位全减器电路实现方法探讨
weixin_39531635的博客
12-21 5656
一位全减器电路实现方法探讨以一位全减器电路设计为例,通过对其输出函数表达式的形式变换,分别采用多种门电路及译码器、数据选择器等74系列器件进行电(本文共4页)阅读全文>>阿拉伯数字系统1、2、3、4……对我们何等重要,是我们生活中不可或缺的一部分。但这数字系统源自何地?一般相信它的发源地是印度,我的研究却显示它其实源自中国。那么西方人为何把它称为‘阿拉伯数字系统’?原来,我们所妇道论述...
设计一位二进制全减器，使用74ls138芯片，给出逻辑表达式，逻辑电路图，真值表
最新发布
11-27
设计一个基于74LS138芯片的二进制全减器，首先需要了解74LS138是一个三线至八线数据选择器，它不是直接用于全加器的构建。全加器通常由基本逻辑门如与非门、或非门和异或门组成，用于执行两个二进制数相加并处理借位...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值