74LS138设计一位二进制全减器

最新推荐文章于 2024-05-12 18:20:46 发布
最新推荐文章于 2024-05-12 18:20:46 发布
阅读量9.7w 收藏 677
点赞数 266
文章标签： 经验分享
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/NIUNIUDEDALAO/article/details/105126667
版权

1） 首先我们要知道什么是全减器，先弄懂全减器。
全减器真值表如图。下面来讲解一下这个全减器。
这里的Ci A B是输入信号，Co D 是输出信号。这个非常重要。
一位全减器真值表
表中字符含义
Ci ：表示来自低位的借位，很多人第一次不懂低位来的借位是什么意思，你可以这样想，先考虑咱们常见的十进制减法。这里只是计算某一位数相减，可能有两种情况。1）减数小于被减数，需要向高位借位，那么问题就来了，向高位借位后高位是不是应该减个一。此时这里的高位就产生了来自低位的结尾。2）减数不小于被减数，就好理解了。在这里举个栗子：21-12。首先看个位，1-2不够是不是要向高位借1当10，个位计算完了之后计算十位，2-1很明显等于1，然而这样算下去就是21-12=19了，显然是不对了，这个时候你是不是有了一点感觉，明白了什么是来自低位的借位了，没错，由于个位向高位借了1，所以十位产生了来自低位的借位。
A : 被减数 B ： 减数
Co ：向高位的借位 D ： 两数的差
在这里我们已第二行为例子 0 0 1 1 1
输入0 0 1，首先没有低位来的借位，所以被减数0就是0，然后0-1是不够的，所以需要向高位借1当2，所以输出的Co为1，这里的Co的值在下一位的计算中就成了来自低位的借位Ci。由于向高位借1，所以A=0+1*2; A-B=2-1=1;所以结果D等于1.所以输出1。正如上面强调的那样，前三位是输入位，后两位为输出位。
其他行一样理解。
2） 理解3-8译码器，简单来说，3-8译码器输入三位二进制数，输出一个一位十进制数，但这里是低电平输出有效，比如输入001，输出应该是10111111，这里只有0有效，此时这个0代表的是1( 因为从左到右依次是0-7)。
根据输出Co的情况： Co=Ci’A’B+CiA’B’+CiA’B+CiAB=001+100+101+111=m1+m4+m5+m7=(m1’m4’m5’m7’)’
同理得到D的情况： D=…………………………… =001+010+100+111=(m1’m2’m4’m7’)’

  1. 最后用译码器进行设计。
    这里我直接画在纸上（画的丑见谅）
    画的不是很漂亮
    欢迎访问我的新博客主页哦
    认为还不错的小伙伴点个赞吧！
数电仿真-基于74LS138和74LS20的1位二进制全减器
harleyzf的博客
04-23 5775
1位二进制全减器
使用3-8译码器实现全减器（Verilog详细解析设计篇）
weixin_66634995的博客
09-13 3434
使用3-8译码器和必要的逻辑门实现全减器，全减器接口图如下，A是被减数，B是减数，Ci是来自低位的借位，D是差，Co是向高位的借位。逻辑真值表中，输入信号的每种组合对应着一个输出端的高电平信号，即输出端为高电平(1) 时认为该输出端有输出信号。当然，根据有需要也可以定义输出端为低电平(0) 时认为该输出端有输入信号，此时称输出端低电平有效。
1位全减器设计
05-08
一个一位全减器的VHDL设计的程序代码 在eda设计的
假设要求你用74 LS138设计一个全减器，请写出电路的设计过程，写出逻辑表达式真值表，并画出逻辑电路图，在实验室进行验证。
buxihuanchongzi的博客
05-12 1537
2.看表时先看是否有来自低位的借位，以图片中第二行为例，ci为1表明有低位向A借位，但是A为0无法借位，所以A向高位借位，此时co就是1。因为是二进制所以A向高位借位了2，不要忘了低位向A借位了，所以A此时是(2-1)=1，D=1-0=1.3.当A减不掉B时，也就是A不够时，那么A就要向高位借位，co就是1。我的一些理解:1.输出有三个，所以有八种组合。A,B:输入信号, 真值表是A-B。ci:来自低位的借位。D:输出，二者相减结果。
数电——全减器分析（用74HC138设计提示）
热门推荐
天蓝色，只有一种
04-29 1万+
   全减器真值表如下：其中Ai表示被减数，Bi表示减数，Di表示本位最终运算结果，即就是低位向本位借位最终结果，Ci-1表示低位是否向本位借位，Ci表示本位是否向高位借位。   分析：注意Ai是被减数，但有从高位借位时，借来的是1并不是指1，而是二进制数，So，借来的是2      最后一行分析：Ai—Bi=0，因为有从低位借位，此时不够减，需要来自高位借位（即Ci=1），借过去后是2.所以2—...
MSI设计一个1位二进制全减器
m0_71606941的博客
06-29 1万+
利用3线-8线译码器设计一个1位二进制全减器（可附加与非门） T4138是一个3线-8线译码器，它是一种通用译码器，其逻辑符号如图2-5所示，表2-2是其功能表。其中，A2、A1、A0是地址输入端，Y0、Y1、…、Y7是译码输出端，S1、S2、S3是使能端...
一位二进制全减器（低频电子线路）
10-13
一位二进制全减器（低频电子线路） 大家一起 学习
74ls138和与非门设计全减器,用74LS138和门电路设计1位二进制全减器
weixin_39679061的博客
03-12 1万+
《用74LS138和门电路设计1位二进制全减器》由会员分享，可在线阅读，更多相关《用74LS138和门电路设计1位二进制全减器(3页珍藏版)》请在人人文库网上搜索。1、1、用3线8线译码器74LS138和门电路设计1位二进制全减器，输入为被减数、减数和来自低位的借位；输出为两数之差和向高位的借位信号(74LS138的逻辑框图如图1.1所示)。CO-向高位的借位； Y-两位数之差；CI-来自低位的借...
用Verilog HDL实现一位二进制全减器
m0_51459299的博客
01-11 6382
一位二进制全减器设计 首先我们来看一位全减器的真值表： 其中：a（被减数），b（减数），c（低位是否向本位借位），d_out（本位运算结果），c_in（本位是否向高位借位） a b c d_out c_in 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 输出逻辑函数如下： d_out=(a)^(b)^(c); c_in=a'(b^c)+bc; (
一位二进制全加/减器设计
12-07
library ieee; use ieee.std_logic_1164.all; entity addt is port (ain,bin,cin :in std_logic; cout,sum :out std_logic); end entity addt; architecture fd1 of addt is component h_adder port(a,b: in std_logic; co,so:out std_logic); end component; component or2a port(a,b:in std_logic; c:out std_logic); end component; signal d,e,f :std_logic; begin u1:h_adder port map(a=>ain,b=>bin,co=>d,so=>e); u2:h_adder port map(a=>e,b=>cin,co=>f,so=>sum); u3:or2a port map(a=>d,b=>f,c=>cout); end architecture fd1;
MSI 3-8译码器设计一个1位二进制全减器
06-29
利用3线-8线译码器设计一个1位二进制全减器（可附加与非门） T4138是一个3线-8线译码器，它是一种通用译码器，其逻辑符号如图2-5所示，表2-2是其功能表。其中，A2、A1、A0是地址输入端，Y0、Y1、…、Y7是译码输出端，S1、S2、S3是使能端。译码器的每一路输出，实际上是地址码的一个最小项的反变量，利用其中一部分输出端输出的与非关系，也就蛇们相应最小项或逻辑表达式，能方便地实现逻辑函数
设计一个全减器，FPGA组合逻辑电路
12-14
设计一个全减器，FPGA组合逻辑电路
用两片74LS138设计一个全加器
02-13
用两片74LS138设计一个全加器，请用multisim11打开，版本太低的打不开。
proteus8.6：译码器74LS138和门电路设计一个全加器
06-01
proteus8.6：译码器74LS138和门电路设计一个全加器 全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。
Verilog 半减器和全减器
weixin_62651190的博客
12-23 9799
数字逻辑基础知识整理
实验二 使用MSI设计全减器
智珂的博客
09-21 8783
使用一个3线-8线译码器74138和与非门设计一个1位二进制全减器，画出设计逻辑图，检测并记录电路功能。
【EDA技术】 实验一 利用半减器设计一位全减器
佐左佑右同学的博客
10-20 1万+
以全减器为基本硬件，构成串行借位的8位减法器，要求用例化语句来完成此项设计（减法运算是 x – y - sun_in = diffr）。（1）首先设计半减器，然后用例化语句将它们连接起来，图1中h_suber是半减器，diff是输出差，s_out是借位输出，sub_in是借位输入。解决办法：检查问题1是否已经解决，解决后关闭软件，以管理员身份启动软件，再次仿真。（3）利用软件对设计内容进行仿真调试，得到正确运行结果。（2）分析设计任务，根据任务要求完成设计内容。（1）熟悉EDA软件，并能熟练使用。
android studio游戏简单五子棋代码_用pygame实现一个简单的五子棋游戏
weixin_39909212的博客
11-20 379
准备 python基础相关准备：pygame的基础知识，参考目光博客的“用Python和Pygame写游戏-从入门到精通”安装python 3.8.0 在python官网下载，不多说。安装pygame，命令：pip install pygame如安装较慢，可以参考如下命令，更改pip源为国内镜像站点：pip config set global.index-url https://pypi.tuna...
用低电平输出有效的74ls138译码器芯片和基本逻辑门实现1位二进制全减器。列出完整的真值表，画出逻辑电路图
最新发布
10-09
首先，了解74LS138是一个三输入编码器，它将三个二进制位转换为一个8线输出，用于存储不同的组合状态。而要实现一个1位二进制全减器，我们需要的是一个可以处理加法和借位的逻辑电路。 全减器通常包括两个输入A、B和一个 Borrow 输入，当Borrow为高（即有借位发生）时，会从低位借一来进行减法。输出包括Sum和Difference两个部分： 1. Sum (S) = A + B - Borrow 2. Difference (D) = A - B 我们可以使用74LS138的一个输出作为Borrow信号，另外两个输出作为A和B。为了得到正确的借位，我们还需要一个NOT门来翻转Borrow信号。此外，还需要一些基本的AND、OR和NOT门来完成加法和借位操作。 以下是基本步骤： 1. 将74LS138的三个输入X1、X2、X3连接到基本逻辑门，比如A和B来自用户输入，Y0（例如Y7）作为编码器输出连接到B端口。 2. 从Y0输出接至一个非门，得到Borrow信号。 3. 对于A端，如果需要进行全减，就将其直接连接到And gate（AND门），另一个输入与 Borrow 的反向信号连接（通过NOT门）。 4. 对于B端，也连接到And gate，同样另一个输入直接来自B。 5. 将A和B的And门输出分别连接到Sum和Difference的输入，同时将Borrow信号和A连接到Difference的输入。 下面是一个简单的逻辑电路图示意： ``` +--+----------| | | | V V V +-----------------------+ | A | B | Borrow Input | +---+---+--------------+ | | | | V V V V +---------+-------------+ | NOT Gate| AND Gates | +---------+-------------+ | | | V V V +----+------+--------+ | Sum | D | Borrow | +----+------+--------+ ``` 真值表的列头将是A、B、Borrow，行标题可能是各种输入组合下的Sum和D值。由于篇幅限制，这里不再列出完整表格，但在实际应用中，你可以按照上述逻辑设计逐个填写所有可能的输入组合及其对应的Sum和D结果。
评论 20
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值