【计算机组成原理 考研】总线的无脑扒书（王道）

 二轮复盘的产物 无脑扒书

书是王道2024年计算机组成原理

目录

总线:更好的解决IO设备和主机之间连接的灵活性

总线的基本概念

总线的定义

总线设备

总线特性

总线的分类：按功能划分

片内总线

系统总线

IO总线

通信总线

系统总线结构

单总线结构

双总线结构

三总线结构

常见总线标准（不考 了解）

总线性能指标：总线带宽=总线宽度*总线工作频率

总线事务

突发传输

定时

同步定时方式

异步定时方式

---

总线:更好的解决IO设备和主机之间连接的灵活性

总线的基本概念 总线的定义 一组能为多个部件分时共享的公共信息传送线路 特点： 分时 一个发 共享 多个收 总线设备 分类：控制的有无 主设备 可获得总线控制权 从设备 被控制，只能响应主设备的控制命令 总线特性 机械特性 尺寸形状 电气特性 传输方向和有效电平 功能特性 每跟传输线的功能（地址/数据/控制） 时间特性 信号和时序关系

总线的分类：按功能划分 片内总线 芯片内部总线 CPU芯片内部寄存器与寄存器之间、寄存器与ALU之间的公共连接线 系统总线 系统内个功能各部件之间相互连接的总线（CPU IO接口 主存） 数据总线 双向传输 数据信息 位数与机器字长，存储字长有关 地址总线 单向传输 地址信息 位数与主存地址空间的大小有关 控制总线 控制信息：控制命令和反馈信号 IO总线 连接中低速的IO设备，通过IO接口挂在系统总线相连 目的：将低速设备与告诉总线分离，以提升总线的系统性能 常见IO总线：USB PCI 通信总线 也称外部总线 计算机之间 计算机和外部设备之间 其他分类方式 按时序系统：同步总线 异步总线 数据传输格式：并行总线 串行总线

系统总线结构 单总线结构 CPU IO 主存都挂在系统总线上 IO设备之间 IO与主存 CPU与主存 CPU与外设直接交换信息 优点： 结构简单 成本低 易于接入新设备 缺点： 带宽低 负载重 多个不见征用一条总线 不支持并发传输 双总线结构 主存总线 CPU 主存 通道之间传输 快 IO总线 多个外部设备与通达之间传输 慢 优点： 将低速IO设备分离 实现存储器总线和IO总线分离 缺点： 需要增加通道等硬件设备 三总线结构 主存总线 CPU与主存 快 DMA总线 主存和DMA接口 快 IO总线 CPU与各类外设（通过接口连接） 慢 优点： 提高IO设备性能 响应更快 提高系统吞吐率 缺点： 系统工作效率低

常见总线标准（不考 了解） PCI-E16 串型总线 取代PCI和AGP

总线性能指标：总线带宽=总线宽度*总线工作频率 总线传输周期 一次总线操作（申请 寻址 传输 结束） 由n个总线时钟周期构成 总线时钟周期 机器时间周期 总线时钟频率 机器时钟频率 周期的倒数 总线工作频率 时间频率/时钟周期个数N 总线带宽 总线的最大数据传输率 即单位时间内总线上最多可传输数据的数据量 B/s 总线宽度 总线位宽 数据线数 总线复用 一条信号线在不同时间传输不同类型的信息 使用较少的线传输信息 节省空间和成本 信号线数 系统总线的总和

总线事务和定时： 总线事务 从请求总线到完成总线使用的操作序列（一个总线周期） 请求--仲裁--寻址--传输--释放 传输方式： 突发传输 进行连续成组的传输 寻址阶段：发送连续数据单元的首地址 传输阶段：每个时钟周期传输一个字长的信息 释放：一组数据全部传完后 释放 定时 同步定时方式 使用统一的时钟信号协调发送和接受双方的传送定时 一个总线周期进行一次数据传输 每次传输间隔一个总线周期 传送数独块 传输速率高 总线控制逻辑简单 主从设备强制性同步 不能及时进行数据通信的有效检验 可靠性差 异步定时方式 传输靠双方握手信号实现定时控制 一次传输=请求+回答 不互锁 半互锁 全互锁 总线周期长度可变 使工作速度相差很大的部件可以可靠的进行信息交换 自动适应时间的配合 比同步控制方式复杂 速度比同步方式慢