- 博客(3)
- 收藏
- 关注
RSS订阅原创 hdlbits练习题答案（更新中）
最近在学习Verilog，发现hdlbits是个挺不错的练习网站。以下是我自己做的答案，希望与大家一起交流、进步。（本博客将持续更新）Basics Wire module top_module( input in, output out ); assign out = in;endmodule Wire4 module top_module(input a,b,c, output w,x,y,z ); assign w = a; ...
2021-07-21 15:45:22
2261
3
原创 typora实现上划线等操作
typora实现上划线等\overline{A}可实现 A‾\overline{A}A;\widehat{A}可实现 A^\widehat{A}A;\hat{A} 可实现 A^\hat{A}A^;\widetilde{A} 可实现 A~\widetilde{A}A;\dot{A}可实现 A˙\dot{A}A˙;\ddot{A}可实现 A¨\ddot{A}A¨;注意：在实现中，要将上述语句放在 $$间应用{}来扩起带有上划线的内容...
2021-07-20 13:19:30
2938
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人