Ryo891012-CSDN博客

原创【Ultrascale+ MPSOC学习记录】12、PL端以太网使用lwip

还是参考ALINX教程，学习PL端以太网如何使用，从教程中可以看到，开发板使用了一个xilinx默认不支持的phy JL2121，所以需要修改lwip的库源码。修改位置是：之前实现了，现在来实现PL端。

2025-03-23 17:47:52 798

原创【Ultrascale+ MPSOC学习记录】11、PS端system monitor的使用

在xilinx的7系列中，有个可以测电压、稳定的xadc，在zynq Ultrascale+ MPSOC中，这玩意儿改名叫sysmon了。PL端可以通过例化IP或者例化源语的方式调用，PS端直接可以通过寄存器访问。

2025-03-23 14:43:19 285

原创【Ultrascale+ MPSOC学习记录】10、PS端以太网使用lwip

还是参考ALINX教程，学习PS端以太网如何使用，从教程中可以看到，开发板使用了一个xilinx默认不支持的phy JL2121，所以需要修改lwip的库源码。

2025-03-23 14:14:10 306

原创【Ultrascale+ MPSOC学习记录】9、PS端SD卡读写

本文用一个往SD卡写一个文件的例子，来演示SD卡如何读写。

2025-03-23 12:40:30 298

原创【Ultrascale+ MPSOC学习记录】8、PS端的MIO使用-KEY

这篇文章接着前面的步骤，把输入用起来，也是就KEY；我们先想一下我们要实现什么功能，输入IO的检测一般可以用轮训方式，或者用中断方式来检测，轮训就是不停去查1还是0，这就不去玩了，我们直接看怎么用中断方式。

2025-03-23 10:08:41 490

原创【Ultrascale+ MPSOC学习记录】7、PS端的MIO使用-LED

首先看这张图：可以看出来，GPIO是PS端的一个外设，而MIO是各种外设出去的途径。比如串口、IIC、SPI等等，都可以通过MIO出芯片，当然，GPIO也可以通过MIO出芯片。GPIO有6个BANK，BANK0-2可以从MIO出去；BANK3-5从EMIO进入PL；

2025-03-23 09:17:47 389

原创【Ultrascale+ MPSOC学习记录】6、从eMMC启动翻车

因为MPSOC还有一种启动模式是eMMC，接下来咱就实现从eMMC启动。

2025-03-22 23:23:32 235 1

原创【Ultrascale+ MPSOC学习记录】5、PS端的RTC中断学习

Zynq Ultrascale+ MPSOC的RTC可以由VCC-PSBATT供电，只需要一个纽扣电池，板子断电后，它还可以继续计时。Zynq Ultrascale+ MPSOC含有APU和RPU，也是就A53和R5。各自有个中断控制器，A53对应的是GICv2、R5对应的是GICv1。

2025-03-22 22:18:01 1026

原创【Ultrascale+ MPSOC学习记录】4、用批处理文件烧写MPSOC的QSPI

这个有个警告，意思是现在开发板启动模式是QSPI，有可能烧写失败，如果失败了，请切换到jtag模式烧写。

2025-03-22 20:42:34 421

原创【Ultrascale+ MPSOC学习记录】3、从SD卡启动

如何从SD卡启动MPSOC

2025-03-22 20:14:38 401

原创【Ultrascale+ MPSOC学习记录】2、Hello_World

我这次学习Ultrascale+ MPSOC开发，是基于ALINX的AXU4EV-E开发板。开发板配套了很多教程，第一份是纯FPGA开发的一些教程，由于FPGA开发有基础，就先不管了，先搞PS+PL联合开发。

2025-03-22 19:28:29 888

原创【Ultrascale+ MPSOC学习记录】1、基础概念

Zynq UltraScale+ MPSoC 系列是 Xilinx 新一代 Zynq 平台，PS升级成了四核 Cortex-A53 处理器加双核 Cortex-R5 处理器。该芯片包含PS和PL两部分，PS就是Processing System，说白了就是ARM部分；PL就是Programable Logic，说白了就是FPGA。两者在内部可以通过AXI、GPIO或其他专用信号通信互联。

2025-03-22 17:22:58 179