- 博客(8)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 RMII/GMII/MII
以太网学习及知识总结1、以太网的7层模型：应用层、表示层、会话层、传输层、网络（IP）层、数据链路层（MAC）、物理层(PHY)。本文主主要是详解数据链路层与物理层之间的接口。常用的以太网PHY-MAC接口的模式模式：MII、RMII、GMII、RGMII、SGMII.A. MII接口模式是支持10/100兆。参考芯片：DP83848 、DM900A（该芯片内部集成了MAC和PHY接口）。 ...
2020-04-25 17:17:16
1441
原创 I2C协议学习小结
I2c通讯协议一、I2C硬件知识I2C通信协议是主要是双线通信：SDA/SCL,是一种同步式的半双工通信协议。SDA:串行数据线、SCL:时钟线，该协议通信速率：标准速度：100KHZ,快速模式：400KHZ,高速模式：3.4MHZ;超高速模式：5MHZ 。SMBus是在I2C的基础上进行了特定越苏例如：一定要维持10kHz以上的运作时脉，主要也是为了管理监控，在总线上只有一个主机其他设备只能...
2020-04-12 00:08:48
377
原创 晶体的负载电容选择及原理
一、 晶体起振详解：对于振荡电路，必须有正反馈，且闭环增益大于1，晶体与负载电容构成Π型滤波电路（带通），共振频率可以通过。芯片的时钟电路详见：芯片晶振内部电路（皮尔斯振荡电路）。图1 芯片内部电路图2 晶体电路图3有源晶振电路本文主要讨论：晶体的负载电容是如何的选择和计算以及PCB布局布线：为了谐振点起振。首先根据晶体的要求可知：负载电容的值要求为18pF;根据公式：图中...
2020-04-06 20:43:03
3359
原创 串行总线和并行总线、单工、半双工、全工
串行总线和并行总线、单工、半双工、全工1、 随着现代处理器技术的发展，并行总线的传输速率已不能满足应用（受限于 位宽和信号同步，所有信号线共用一个时钟，所以信号与时钟很难做到同步），故产生串行总线（采用差分信号），因为工作频率的上升所以串行总线更有优势，不过软件控制复杂。2、 单工：单工的通行方式芯片内部只有驱动器或者接收器；所以芯片只能够做...
2020-03-29 10:27:42
4442
原创 PLL锁相环的认识
PLL锁相环知识总结一、 为什么芯片内部需要设计一个PLL对于芯片工作时需要我们提供时钟，因此我们需要输入给芯片的时钟必须确保时钟的幅值（VPP）、相位、频率均要满足芯片的要求。以单片机为例，选取的晶振为24MHZ，为何里面的总线的频率、CPU工作频率能够达到72MHZ,这就是PLL的作用。二、组成部分及工作原理；主要由三部分组成；相位鉴别器（PD） 为相位、频率比较器、低通滤波器(LPF...
2020-03-28 19:45:12
1264
原创 排序
#include <stdio.h>#include <stdlib.h>void insert_sort(int *p,int len){int i,j;int key;for (i = 1; i < len;i++){key= p[i]; //插入数字；j = i - 1; //目前数组；while (j>0 &am
2019-02-17 16:50:52
106
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人