机顶盒，PC主板时钟电路设计

机顶盒中主时钟为27Mhz，为了与卫星或者有线数字电视网络的PCR时钟保持一致，机顶盒主时钟一般会采用中心频率在27Mhz，可用控制电压在 小范围内进行频率调整的“VCXO” (压控晶体振荡器)。中心频率为VCXO输出频率范围的中点。牵引范围为变化频率(增大或减少)与中心频率的比值。此比值一般用ppm表示(百万分之 一)，代表VCXO的相对频率牵引范围。通常牵引范围大约为100 - 200ppm。VCXO时钟(CLK)发生器已在多种系统中得到应用，如数字电视，数字音频，ADSL和STB。

如果（卫星）广播网络的时钟某个时刻大于27M（例如：27.123Mhz），机顶盒的CPU则会根据PCR的抖动，输出一个变化的电 压，控制VCXO输出与网络同步的时钟(例如：27.123Mhz)。这样机顶盒内部的视音频缓冲则不会发生因为时钟抖动而产生的缓冲溢出或者视音频不同 步现象。

晶体的选择和PCB板布局会对VCXO CLK发生器的性能参数产生一定的影响。选择晶体时，除了频率、封装、精度和工作温度范围，在VCXO应用中还应注意等效串联电阻和负载电容。串联电阻导 致晶体的功耗增大。阻值越低，振荡器越容易起振。当负载电容值较小时，VCXO的调谐范围限制在上端；同样，电容值较大时，调谐范围将限制在下端。

数字电视网络本身会产生PCR的全网时钟抖动，而机顶盒内部VCXO时钟发生器就是为了适应这个抖动而设计的。VCXO本身也存在抖动问题，我们在考虑成本的前提下尽可能的选择抖动小的VCXO。设计者应该将这两个“抖动”的概念区别开来。

机顶盒、PC主机板由于需要提供多种外围接口电路，例如USB、ethernet等等，对多种时钟频率的需求也越来越多，往往一个板子上有近十种时钟频率。因此主机板的时钟电路必须为这许多的组件提供各种不同的工作频率。

以往旧式的主机板都是使用石英振荡器来处理，但石英振荡器一次只能输出一种频率。在需要多种时钟输出的新式主机板中显然不敷使用。故有业者 将这些原本散布在主机板上各处的震荡电路整合成一颗可输出各种频率的芯片。主机板采用此类时钟产生芯片将可以达到节省成本与空间的目的。

多路时钟芯片只需要一个外部石英晶体提供一个基准频率，其内部PLL以及除频电路来产生各种频率的时钟输出取代传统系统中的多个石英晶体。