参考:
前言:
前面讲了软件上面如何实现,这篇主要结合硬件来加深循环码的理解。
循环码编码译码电路主要由除法器组成,这里重点讲一下除法器,通过除法器可以
得到余数。
目录 :
1: 除法器
2: 循环码译码原理
一 除法器
已知除数多现式
相应的除法电路为
D: 移位寄存器
余数p(x)
商 Q(x)
例:
除数 g(x)=
除数
商
余数
主要流程
初始化所有的寄存器状态为0(0+a=a)
每个时钟周期,
移位,反馈
r=N-k=2
电路图
第一个时钟周期:
被除数输入1,移位寄存器右移1位
D=[10] Q=0
反馈
此刻寄存器位【10】
依次类推
反馈就是利用移出的那位,跟有反馈的移位寄存器 做模二加法,上图只有g1
如果是0,保持不变,1取反。
二 循环码译码原理
由伴随式确定错误图样
(查表)
纠错操作