- 博客(20)
- 收藏
- 关注
RSS订阅原创 DC里的门控时钟方案
具体的做法可以这样：自己写一段代码，代码中加上enable信号，或者找一个具有类型code style的模块文件（我用的是公司DP550这个IP），然后DC综合的时候让它自动插入门控时钟，综合完之后start_gui打开图形化界面，打开自动插入的门控时钟的电路原理图，原理图上会显示门控时钟用到的器件名。-max_fanout：设置一个门控单元所驱动的最大负载数目，定义CG单元最大扇出的一个目的是减少CG后面的时钟延迟，门控时钟单元的扇出越大，它到达寄存器的延迟越长；门控时钟用于低功耗设计。
2023-06-25 16:27:51
1148
转载 Xilinx异步fifo的注意点（避坑点）
Xilinx异步fifo的注意点（避坑点）FIFO是FPGA处理跨时钟和数据缓存的必要IP，可以这么说，只要是任意一个成熟的FPGA涉及，一定会涉及到FIFO。但是我在使用异步FIFO的时候，碰见几个大坑，这里总结如下，避免后来者入坑。这里博主主要总结两个注意点，也是最常入坑的点：1、异步FIFO的读写计数不准，经常可以碰见FIFO的空标志拉高，但是计数器显示FIFO中还有数据的情况，所以使用FIFO自带的计数器时，一定要小心，只可以使用大概范围，不可以使用精确范围。2、异步FIFO在复位一段时间后
2021-11-12 11:05:56
3755
2
原创 fpga控制sdram存储器的读写5：sdram读数据
一.理论知识1.读命令(Read)，控制命令为{CS_N,RAS_N,CAS_N,WE_N} = 4’b0101，用来实现对已激活的特定 L-Bank 的特定行的数据突发读取操作， BA[1:0]指定需要读取数据的特定 LBank，地址总线 A0-A9 指定需要读取存储单元的起始列地址， A10 的电平变化控制突发读操作完成后是否立即执行自动预充电操作，若 A10 为高电平，突发读操作完成后，立即执行自动预充电操作，关闭当前行；若 A10 为低电平，突发读操作完成后，当前行依然处于激活状态，以便对当前行执
2021-09-14 21:52:50
1276
原创 fpga控制sdram存储器的读写4：sdram写数据
一.理论知识二.芯片时序分析三.设计verilog时序图四.verilog代码五.仿真代码
2021-09-10 16:39:08
568
原创 fpga控制sdram存储器的读写3：sdram自动刷新
一.理论知识1.SDRAM内部存储体是利用电容能够保持电荷以及可充放电的特性制成，而电容所存储的电荷会随时间不断流失，会造成存储数据的丢失。为保证SDRAM 中数据的可靠性，需要对 SDRAM 进行不断刷新。SDRAM的刷新方式分为自刷新和自动刷新两种。2.自动刷新模式：作用是在 SDRAM 的正常操作过程中，保证数据不丢失，自动刷新过程需要外部时钟的参与，但刷新行地址由内部刷新计数器控制，无需外部写入。3.自刷新模式则主要用于休眠模式低功耗状态下的数据保存， 自刷新过程无需外部时钟参与，与自动刷新相
2021-09-08 14:44:21
983
1
原创 fpga控制sdram存储器的读写2：sdram初始化
一.理论知识sdram芯片上电后，执行读写操作之前，首先要做的第一件事就是初始化，这里解释下初始化的目的。1.在使用sdram资源的时候，要先给出芯片的地址，这个地址就是行/列地址。初始化第一步，首先就是要关闭所有bank中激活的行。虽然系统上电之后，sdram还没开始使用，没有被激活的行，但是依然要执行预充电这一步操作，确保在使用之前所有bank中没有激活的行。2.sdram是动态存储器，物理层面是靠电容来维持电平信号，需要不断地给它刷新来给电容充电。在使用sdram资源之前，要给sdram的所有b
2021-09-06 16:47:54
1031
原创 Quartus固化程序到flash芯片
一.理论知识1.对工程进行上板验证的时候，可以通过两种方式烧录程序：一种是将程序下载到 FPGA 内部的 SRAM 之中，这种方式烧录过程耗时较短，但缺点是掉电后程序会丢失，再次上电后要重新烧录程序；另外一种就是将程序固化到 FPGA 外部挂载的 Flash 芯片中， Flash 芯片是非易失性存储器，程序掉电后不会丢失，重新上电后会执行掉电前烧录到 Flash 中的程序，但是烧录程序耗时较长。2.如果我们对程序验证完成后，想要将固化到 Flash 中的程序删除时，可以通过两种方式，一种是通过使用spi
2021-08-25 23:10:25
4702
1
原创 PC机与FPGA实现Uart串口数据通信
一.理论知识1.在最初的应用中， RS-232 串口标准常用于计算机、路由与调制调解器(MODEN，俗称“猫” )之间的通讯，在这种通讯系统中，设备被分为数据终端设备 DTE(计算机、路由)和数据通讯设备 DCE(调制调解器)。 我们以这种通讯模型讲解它们的信号线连接方式及各个信号线的作用。2.在旧式的台式计算机中一般会有 RS-232 标准的 COM 口(也称 DB9 接口)，见下图。3.其中接线口以针式引出信号线的称为公头，以孔式引出信号线的称为母头。在计算机中一般引出公头接口，而在调制调解器设
2021-08-22 18:34:18
7986
6
原创 fpga使用spi协议擦除读写flash芯片
一.需求说明fpga首先全擦除flash芯片，然后往flash芯片中写入一页数据，再接着读取这一页数据。二.硬件介绍1.flash资源介绍M25P16芯片是flash芯片，容量是16Mbit。16Mbit=16×1024×1024bit=2×1024×1024byte=2,097,152 bytes 。总共有32个扇区，每个扇区有512×1024bit=65536byte。每个扇区有256页，每页有256个字节。每个地址占三个字节，第一个字节表示扇区，第二个字节表示页数，第三个字节表示页内
2021-08-17 21:26:56
3638
1
原创 Signal Tab使用指南
Signal Tab使用指南1.简介Fpga调试有两个工具，一种是Modelsim，另一种是SignalTab。Modelsim是仿真软件，是用软件来模拟fpga的时序信号，以此来观察fpga各个变量的信号变化过程。这种是软件模拟出来的，也是理想化的情况。常用于下板子之前测试代码是否正常运行。SignalTab是需要把代码下载到开发板，然后fpga在运行的时候，实时捕获到每个变量对应于真实器件的信号。SignalTab使用fpga内部的逻辑资源和RAM资源，使用时只需将一根JTAG接口的下载电缆连接到开
2021-07-30 16:11:28
1111
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人