SystemVerilog可综合设计
文章平均质量分 79
市面上搜SystemVerilog的书籍,大部分都是介绍验证的,学了这类书籍之后,不知道怎么用SystemVerilog设计可综合的数字逻辑,直至找到了《SystemVerilog硬件设计及建模》之后,才学会了SystemVerilog可综合的设计。所以写一个专栏,把每章节的重点部分拧出来。
好小子陈工
目前学习FPGA + IC + RISC-V
展开
-
SystemVerilog接口(九)
SystemVerilog接口原创 2022-09-09 20:55:28 · 611 阅读 · 0 评论 -
SystemVerilog层次化设计(八)
SystemVerilog层次化设计原创 2022-09-06 22:21:38 · 616 阅读 · 0 评论 -
SystemVerilog过程语句(七)
SystemVerilog过程语句原创 2022-09-02 19:38:11 · 1099 阅读 · 0 评论 -
SystemVerilog过程块,任务和函数(六)
SystemVerilog过程块,任务和函数原创 2022-08-30 20:48:09 · 367 阅读 · 0 评论 -
SystemVerilog的数组和结构体(五)
SystemVerilog的数组和结构体原创 2022-08-26 18:51:07 · 1453 阅读 · 0 评论 -
SystemVerilog的自定义类型和枚举类型(四)
介绍SystemVerilog的自定义类型和枚举类型原创 2022-08-24 10:37:11 · 291 阅读 · 0 评论 -
SystemVerilog的类型和数据类型(三)
SystemVerilog的数据类型原创 2022-08-19 19:53:13 · 487 阅读 · 0 评论 -
SystemVerilog声明的位置(二)
在systemverilog中使用包的注意事项原创 2022-08-16 20:10:10 · 419 阅读 · 0 评论 -
学习SystemVerilog的前言(一)
唠一唠这篇专栏的缘由原创 2022-08-14 18:03:26 · 237 阅读 · 0 评论