- 博客(5)
- 收藏
- 关注
RSS订阅原创 Sigma-Delta ADC中sinc3抽取滤波器的verilog实现_2
在先前的一篇博客中，用verilog写了一个sinc3滤波器，但经过深入的学习，发现之前的滤波器采用的是sinc滤波器最直接的方式，如下图1所示，这样会消耗很多硬件资源，造成极大的浪费。然后，如果使用图2的结构实现，将节省很多硬件开销。本文将基于图2结构，用verilog实现一个sinc3滤波器。图1 Sinc3滤波器最直接的实现方式图1 经过变换后的Sinc3滤波器实现方式首先需要确认滤波器中的中间变量位宽，根据Bout=N*log2(M)+Bin(Bout为中间变量位宽，N为滤波器阶数，M为
2021-05-18 21:11:09
8598
9
原创 Cadence中如何创建晶振模型
首先，晶振模型的等效电路图如下图所示：其中C1，L1，和R1组成的LC振荡器是晶振的fundamental mode，C10，L10，R10组成的LC振荡器是晶振的overtone mode，如果只仿真基频，可以把C10，L10，R10部分直接去掉。C0为Shunt Capacitance，在晶振的数据手册上可以看到，比如在立创商城搜索某个48M晶振，其值如下截图所示：如上图所示，可以查到C0的值，同时在上图中也可以查到ESR电阻R1的取值，以及负载电容的取值（上图未显示负载电容，实际上是存在负载
2021-05-14 20:33:34
2780
1
原创 两级运放积分器的带宽分析
众所周知，积分器是模拟集成电路中的一个主要模块，用来进行模拟积分的功能。在Sigma-Delta ADC中，最重要的模块就是积分器。在一些专业书籍中，对单极运放组成的积分器的带宽做了详细的分析（如 《模拟CMOS集成电路设计》 和 Understanding Sigma Delta ADC )。这里我们将 Understanding Sigma Delta ADC中的分析展示如下图。根据上面的分析，笔者进行了照猫画虎，对两级运放组成的积分器带宽做了如下的分析：同时，需要注意的是两种情况下的压
2021-01-30 14:50:18
2221
原创 积分器运放有限增益和失调影响推导
从推导过程可以看出，失调只是引入一个偏移，但是有限增益会引入泄露，在Sigma-Delta ADC，失调不会引起线性误差，但是有限增益引起的泄露会引入线性误差，因此运放增益还是越大越好。...
2020-04-17 15:41:52
1251
原创 一种用于二阶Sigma-Delta ADC 的 Sinc3滤波器verilog实现
Sinc3滤波器常用在二阶增量式sigma-delta ADC中，其传递函数为本文实现了一个L=3，M=1600的SINC3滤波器用于一个大约22位的增量式Sigma-Delta ADC中。下面展示一些 verilog实现sinc3滤波器的代码。// An highlighted blockmodule sinc3 (in,clk,clk_clc,en,resu);input in,...
2020-04-10 16:36:56
6519
5
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人