模拟集成电路设计
chenyangv587
模拟IC设计工程师
展开
-
Sigma-Delta ADC中sinc3抽取滤波器的verilog实现_2
在先前的一篇博客中,用verilog写了一个sinc3滤波器,但经过深入的学习,发现之前的滤波器采用的是sinc滤波器最直接的方式,如下图1所示,这样会消耗很多硬件资源,造成极大的浪费。然后,如果使用图2的结构实现,将节省很多硬件开销。本文将基于图2结构,用verilog实现一个sinc3滤波器。图1 Sinc3滤波器最直接的实现方式图1 经过变换后的Sinc3滤波器实现方式首先需要确认滤波器中的中间变量位宽,根据Bout=N*log2(M)+Bin(Bout为中间变量位宽,N为滤波器阶数,M为原创 2021-05-18 21:11:09 · 10051 阅读 · 9 评论 -
Cadence中如何创建晶振模型
首先,晶振模型的等效电路图如下图所示:其中C1,L1,和R1组成的LC振荡器是晶振的fundamental mode,C10,L10,R10组成的LC振荡器是晶振的overtone mode,如果只仿真基频,可以把C10,L10,R10部分直接去掉。C0为Shunt Capacitance,在晶振的数据手册上可以看到,比如在立创商城搜索某个48M晶振,其值如下截图所示:如上图所示,可以查到C0的值,同时在上图中也可以查到ESR电阻R1的取值,以及负载电容的取值(上图未显示负载电容,实际上是存在负载原创 2021-05-14 20:33:34 · 3094 阅读 · 1 评论