存储系统概述——SRAM静态随机存储器

一、存储系统的概述

目前存储器的特点是:速度快的存储器价格贵，容量小;价格低的存储器速度慢，容量大。
在计算机存储器体系结构设计时，我们希望存储器系统的性能高、价格低，那么在存储器系统设计时，应当在存储器容量，速度和价格方面的因素作折中考虑，建立了分层次的存储器体系结构如下图所示。
1.存储器的分类

按存储介质分类:磁表面/半导体存储器

按存取方式分类:随机/顺序存取(磁带)按读写功能分类: ROM， RAM
RAM:双极型/MOS
ROM: MROM/PROM/EPROM/EEPROM

按信息的可保存性分类:永久性和非永久性的

按存储器系统中的作用分类:主/辅/缓l控

2.存储器的编址和端模式

字存储单元:存放一个机器字的存储单元，相应的单元地址叫字地址。
字节存储单元:存放一个字节的单元，相应的地址称为字节地址。
端模式:一个存储字内部的多字节排列方式。
大端big-endian
小端lttle-endian

3.存储器的技术指标

存储容量:指一个存储器中可以容纳的存储单元总数。存储容量越大，能存储的信息就越多。
存取时间又称存储器访问时间:指一次读操作命令发出到该操作完成，将数据读出到数据总线上所经历的时间。通常取写操作时间等于读操作时间，故称为存储器存取时间。
存储周期:指连续启动两次读操作所需间隔的最小时间。通常，存储周期略大于存取时间，其时间单位为n/s。
存储器带宽:单位时间里存储器所存取的信息量，通常以位/秒或字节/秒做度量单位。

二、静态随机存取存储器

1.SRAM存储器

主存(内部存储器)是半导体存储器。根据信息存储的机理不同可以分为两类:

静态读写存储器(SRAM):存取速度快

动态读写存储器(DRAM): 存储密度和容量比SRAM大。

（1）1、存储位元2、三组信号线：地址线，数据线， 行线，列线，控制线

（2） 基本的SRAM逻辑结构

存储体(256X128X 8)

通常把各个字的同一个字的同一位集成在一个芯片(32KX1)中，32K位排成256X 128的矩阵。8个片子就可以构成32KB.

地址译码器

采用双译码的方式(减少选择线的数目)。A0~A7为 行地址译码线

A8~A14为列地址译 码线

读与写的互锁逻辑

控制信号中CS是片选信号，CS有效时(低电平)，门G1、G2均被打开。OE为读出使能信号，0E有效时(低电平)，门G2开启，当写命令WE=1时(高电平)，门G1关闭，存储器进行读操作。写操WE- H +作时，WE=0，门G1开启，门G2关闭。注意，门G1和G2是互锁的，OE一个开启时另一个必定关闭，这样保证了读时不写，写时不读。

2.SRAM读/写时序

 3.存储器容量的扩充

1、字长位数扩展.

给定的芯片字长位数较短，不满足设计要求的存储器字长，此时需要用多片给定芯片扩展字长位数。三组信号线中，地址线和控制线公用而数据线单独分开连接。

d=设计要求的存储器容量/1选择芯片存储器容量[例2]利用1MX 4位的SRAM芯片，设计一个存储容量为1MX 8位的SRAM存储器。

解:所需芯片数量=(1MX 8)/(1MX4)=2片

设计的存储器字长为8位，存储器容量不变。连接的三组信号线与例相似，即地址线、控制线公用，数据线分高4位、低4位，但数据线是双向的，与SRAM芯片的I/O端相连接。

 2、字存储容量扩展

给定的芯片存储容量较小(字数少)，不满足设计要求的总存储容量，此时需要用多片给定芯片来扩展字数。三组信号组中给定恐片的地址总线和数据总线公用，控制总线中RW公用，使能端EN不能公用，它由地址总线的高位段译码来决定片选信号。所需芯片数仍由(d=设计要求的存储器容量/选择芯片存储器容量)决定。

[例3]利用1MX 8位的DRAM芯片设计2MX 8位的DRAM存储器

解:所需芯片数d= (2MX8) 1 (1MX8) =2(片)

设计的存储器见书上图3.10所示。字长位数不变，地址总线Ao~A19同时连接到2片DRAM的地址输入端，地址总线最高位有A20、A20，分别作为两片DRAM的片选信号，两个芯片不会同时工作。

3、存储器模块条

存储器通常以插槽用模块条形式供应市场。这种模块条常称为内存条，它们是在一个条状形的小印制电路板上，用一定数量的存储器芯片，组成一个存储容量固定的存储模块。

内存条有30脚、72脚、100脚、 144脚、168脚等多种形式。30脚内存条设计成8位数据线，存储容量从256KB~ 32MB。72脚内存条设计成32位数据总线100脚以上内存条既用于32位数据总线又用于64位数据总线，存储容量从4MB~512MB。