module ALUSrc_Reg(
input wire ALUSrc,
input wire[31:0] src1,
input wire[31:0] src2,
output wire[31:0] dst
);
assign dst=(ALUSrc==1'b0) ? src1:src2;
endmodule
cpu之ALUSrc_Reg
最新推荐文章于 2022-12-20 10:15:54 发布
module ALUSrc_Reg(
input wire ALUSrc,
input wire[31:0] src1,
input wire[31:0] src2,
output wire[31:0] dst
);
assign dst=(ALUSrc==1'b0) ? src1:src2;
endmodule