module Sign_Extend(
input wire[15:0] src,
output wire[31:0] dst
);
assign dst={{16{src[15]}},src[15:0]};
endmodule
cpu之Sign_Extend
最新推荐文章于 2024-07-07 06:07:38 发布
module Sign_Extend(
input wire[15:0] src,
output wire[31:0] dst
);
assign dst={{16{src[15]}},src[15:0]};
endmodule