![](https://img-blog.csdnimg.cn/20201014180756926.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
Reconfiguration
文章平均质量分 78
CraftinA
这个作者很懒,什么都没留下…
展开
-
基于FSL总线的ip核封装(DES)
1.FSL总线 FSL(Fast Simplex Line)是一种快速的单向FIFO总线,提供了统一的接口,很适合于设计可重构的ip核。总线接口:时钟:FSL_M_Clk:主设备给FSL总线提供的时钟信号(ip核中不用)FSL_S_Clk:从设备给FSL总线提供的始终信号(ip核中不用)数据(32bit):FSL_M_Data:32bit,主设备发送到总线上的原创 2011-10-25 17:08:14 · 1109 阅读 · 0 评论 -
MicroBlaze定时器(Timer)的使用
MicroBlaze的Timer IP比较简单易用,一个XPS_TC IP包含两个32bit定时/计数器。工作方式也比较灵活,可以设置中断、自动加载、Count UP/DOWN等模式,每当timer溢出的时候产生中断,进入中断程序后通过写1 clear中断标志位,通常的做法是csr = = XTmrCtr_mGetControlStatusReg(XPAR_MY_TIMER_BASEADDR, 0转载 2011-10-25 17:17:52 · 6361 阅读 · 0 评论