![](https://img-blog.csdnimg.cn/20201014180756724.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
cszdxz
这个作者很懒,什么都没留下…
展开
-
IOWR_ALTERA_AVALON_PIO_DATA函数用法
在Nios II中选中类如IOWR_ALTERA_AVALON_PIO_DATA的函数--->Open Definition--->会看到#define IOWR_ALTERA_AVALON_PIO_DATA(base, data) IOWR(base, 0, data)在这里,我们看到我们想找到的函数实际是 IOWR;同时,其他诸如此类函数有:#define IOADDR转载 2013-03-13 21:42:14 · 1781 阅读 · 0 评论 -
FPGA设计的常用思想与技巧
本文讨论的四种常用 FPGA/CPLD 设计思想与技巧:乒乓操作、串并转换、流水线操作、数据接口同步化,都是 FPGA/CPLD 逻辑设计的内在规律的体现,合理地采用这些设计思想能在FPGA/CPLD 设计工作种取得事半功倍的效果。 FPGA/CPLD 的设计思想与技巧是一个非常大的话题,由于篇幅所限,本文仅介绍一些常用的设计思想与技巧,包括乒乓球操作、串并转换、流水线操作和转载 2013-03-13 21:40:30 · 511 阅读 · 0 评论 -
Nios II中的DMA传输
Nios II中的DMA传输有以下三种形式:1、 存储器到存储器这种情况下需要同时打开发送通道和接收通道,而且源地址和目标地址都是自增的。tx = alt_dma_txchan_open("/dev/dma_0");//打开发送通道dma_res = alt_dma_txchan_send(tx, tx_buf, 32, NULL, NULL); // tx_b转载 2013-03-28 20:49:02 · 1026 阅读 · 0 评论 -
verilog HDL 的阻塞和非阻塞语句分析
在FPGA设计中完全透视verilog HDL 的阻塞和非阻塞语句,是个人在verilog HDL运用中的一些心得体会。 阻塞和非阻塞语句作为verilog HDL语言的最大难点之一,一直困扰着FPGA设计者,即使是一个颇富经验的设计工程师,也很容易在这个点上犯下一些不必要的错误。阻塞和非阻塞可以说是血脉相连,但是又有着本质的差别。理解不清或运用不当,都往往会导致设计工程达不到预转载 2013-03-23 15:51:55 · 498 阅读 · 0 评论 -
基于Nios II的DMA传输
在系统运行时,当需要传输大量数据时,可以采用DMA的方式进行传输,以解脱出CPU来处理其他命令。 Nios II中的DMA传输有以下三种形式:1、 存储器到存储器这种情况下需要同时打开发送通道和接收通道,而且源地址和目标地址都是自增的。//打开发送通道tx = alt_dma_txchan_open("/dev/dma_0");转载 2013-03-25 20:06:24 · 1221 阅读 · 0 评论 -
FPGA你必须知道的那些事儿
为什么大量的人会觉得FPGA难学?作为著名FPGA提供商Altera授权的金牌培训师,本管理员决心开贴来详细讲一下菜鸟觉得FPGA难学的几大原因:1、不熟悉FPGA的内部结构,不了解可编程逻辑器件的基本原理。 FPGA为什么是可以编程的?恐怕很多菜鸟不知道,他们也不想知道。因为他们觉得这是无关紧要的。他们潜意识的认为可编程嘛,肯定就是像写软件一样啦。软件编程的思想根深蒂固转载 2013-03-25 20:46:00 · 568 阅读 · 0 评论 -
如何在quartus2里面,隐藏源码?
如何在quartus2里面,隐藏源码? 在某些场合,可能我们并不希望自己的源码被人看见,比如几方合作的情况。那么应该如何设计呢?xilinx的ISE工具,这方面网上资源比较多,按照步骤生成ngc文件即可。而QUARTUS2这方面网上介绍得很少,不过其实也是可以的。这就得利用quartus2的增量式编译来完成,关键在于qxp类型文件。下面举个例子来说:1.新建工程,然后添转载 2013-04-19 16:52:16 · 1824 阅读 · 0 评论