本文继续介绍射频芯片的layout设计，重点关注40MHz晶振的布局走线规范，如晶振与BT CHIP的接近性，以及ESD防护布局，包括TVS的位置选择和回流地的优化。同时，讨论了两层板的特殊注意事项，如避免关键区域的走线，保持背面敷铜的完整性，并强调了高速电路设计中的直角走线和过孔设计。最后提醒了external flash的布局要点及版权信息。
《一款射频芯片的layout设计指导案例-篇章1》中，我们阐述了RTL8762元件布局顺序、DC/DC电路元件布局走线、电源Bypass布局规范、外部flash布局走线、RF布局走线，
更多交流：微信公众号“硬件大熊”
本篇阐述晶振、ESD、板层等相关指导建议——
40MHz晶振布局走线规范
-
在没有结构限制情况下， Crystal 和 BT CHIP 要放在同一层面。
-
为了避免干扰 RF 信号， Crystal 尽量远离 RF Trace。
-
Crystal 的放置应尽可能靠近 BT CHIP，路径要短， Trace 宽度建议超过 6mil。
-
如果是 2 层板，禁止在 Crystal 的背层走线，让背层（BOT）的铺铜保留完整性。
最低0.47元/天 解锁文章
扫一扫
7786
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
