实验一 Multisim及门电路逻辑功能及测试

一.实验目的

1. 掌握数字电路搭建及万用表的使用方法。

2. 掌握基本门电路逻辑功能的测试方法。

3. 了解TTL和CMOS器件的使用特点

二.实验预习要求

1. 复习基本门电路的逻辑功能及逻辑函数表达式。

2. 复习实验的各芯片结构和管脚图,见下文附图。

3. 复习实验所用的相关原理。

三、实验仪器及器件

面包板、稳压电源及导线若干

万用表        1台

1KΩ电阻       4只

74LS00    二输入端四与非门     1片

74LS86    二输入端四异或门     1片

CD4001    二输入端四或非门    1片

74LS125    三态门            1片

发光二极管                   1只

(注意:发光二极管较长引脚为正极,电路中发光二极管必须串联1k或2k的限流电阻,否则电流过大会烧坏。)

DIP拨码开关                  1只

(拨码开关作为电平开关为输入信号提供高低电平,其电路接法见后面的图示。)

基本门电路结构图与管脚图如图:

此图中的门逻辑符号是国外流行图形符号,也是Multisim软件中使用的符号。请参见文件“基本逻辑门电路图形符号.pdf”。

1.74LS00 四2输入与非门

 2.74LS86 四2输入异或门

3. CD4001    四2输入端或非门 (CMOS门)

4.74LS125 三态门

注意:A是输入端,C是使能端(),Y是输出端。

比如已74LS00D为例,注意小灯泡和万用表的变化进行记录(74LS86和CD4001和三态门可以类似于如此,但是要输入端和输出端的位置)

 

 

 

TTL三态输出门是一种特殊的门电路。它的输出端除了通常的 高电平、低电平两种状态外(这两种状态均低阻状态),还有第 三种输出状态——高阻状态。处于高阻状态时,电路与负载之间 相当于开路。三态输出门按逻辑功能及控制方式来分有各种不同 类型。本实验所用三态门的型号是74 LS125,它有一个控制端(又 称禁止端或使能端)Ē,Ē=0为正常工作状态,实现Y=A的逻辑功 能;Ē=1为禁止状态,输出Y呈现高阻状态。三态电路的主要用途 之一是实现总线传输,即用一个传输通道(称总线)以选通方式 传送多路信息

  • 3
    点赞
  • 25
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
目录: SD1 2-1 与逻辑 2-2 或逻辑 2-3 非逻辑 2-4 与非逻辑 2-5 或非逻辑 2-6 与或非逻辑 2-7 异或逻辑 2-8 逻辑函数的转换(1) 2-9 逻辑函数的转换(2) SD2 2-10 二极管开关电路 2-11 双极性三极管开关电路 2-12 MOS三极管开关电路 2-13 二极管与门电路 2-14 二极管或门电路 2-15 三极管非门 2-16 TTL反相器的基本电路及性能测试 2-17 TTL与非门电路 2-18 TTL或非门电路 2-19 TTL与或非门电路 2-20 TTL异或门电路 2-21 集电极开路门电路 2-22 OC门线与连接 2-23 三态输出门电路 2-24 74H系列与非门(74H00)的电路结构及性能测试 2-25 74S系列与非门(74S00)的电路结构 2-26 CMOS反相器的电路结构 2-27 CMOS反相器的输入保护电路及特性测试 2-28 CMOS与非门 2-29 CMOS或非门 2-30 漏极开路输出的与非门(CC40107) 2-31 CMOS双向模拟开关4066 2-32CMOS三态门 (1) 2-33 CMOS三态门(2) 2-34 Bi-CMOS反相器 2-35 Bi-CMOS与非门电路 2-36 Bi-CMOS或非门电路 SD3 2-37 三位二进制普通编码器 2-38 8线3线优先编码器74LS148 2-39 用两片74LS148组成的16线4线优先编码器 2-40 二-十进制优先编码器74LS147 2-41 用二极管与门阵列组成的3线8线译码器 2-42 3线8线译码器74LS138 2-43 两片74LS138接成4线16线译码器 2-44 二-十进制译码器74LS42 2-45 七段显示译码器74LS48 2-46 双4选1数据选择器74LS153 2-47 采用CMOS传输门结构的数据选择器4539 2-48 8选1数据选择器74LS152 2-49 半加器 2-50 双全加器74LS183 2-51 4位超前进位加法器74LS283 2-52 4位数值比较器4585 2-53 2线-4线译码器中的竞争-冒险现象 SD4 2-54 用或非门组成的基本RS触发器 2-55用与非门组成的基本RS触发器 2-56 同步RS触发器 2-57 带异步置位复位端的同步RS触发器 2-58 D锁存器电路 2-59 集成D锁存器74LS75 2-60 主从JK触发器74LS76 2-61 与输入主从JK触发器7472 2-62 CMOS传输门组成的边沿JK触发器4027 2-63 维持阻塞结构的边沿JK触发器74LS109 SD5 2-64 例5.2.1的时序逻辑电路 2-65 例5.2.3的时序逻辑电路 2-66 例5.2.4的时序逻辑电路 2-67 同步D触发器74LS75组成的4位寄存器 2-68 用维持阻塞D触发器74LS175组成的4位寄存器 2-69 用D触发器74LS74组成的移位寄存器 2-70 用JK触发器组成的移位寄存器 2-71 四位双向移位寄存器74LS194 2-72 用两片74LS194接成八位双向移位寄存器 2-73 例5.3.1电路及功能演示 2-74 用T触发器构成的同步二进制加法计数器 2-75 4位同步二进制加法计数器74LS161 2-76 用T'触发器构成的同步2进制加法计数器4520 2-77 用T触发器构成的同步2进制减法计数器 2-78 单时钟同步2进制可逆计数器74LS191 2-79 双时钟同步2进制可逆计数器74LS193 2-80 同步10进制加法计数器 2-81 同步10进制加法计数器74LS160 2-82 同步10进制减法计数器 2-83 单时钟同步10进制可逆计数器74LS190 2-84 用T'触发器构成的异步二进制加法计数器 2-85 用T'触发器构成的异步二进制减法计数器 2-86 异步10进制加法计数器 2-87 二-五-十进制异步计数器74LS290 2-88 用置零法将74LS160接成6进制计数器 2-89 2-88电路的改进 2-90 用置数法将74LS160接成6进制计数器(1) 2-91 用置数法将74LS160接成6进制计数器(2) 2-92 用两片74LS160按并行进位接成100进制计数器 2-93用两片74LS160按串行进位接成100进制计数器 2-94 按并行进位接成54进制计数器 2-95 用整体置零法接成23进制计数器 2-96 用整体置数法接成23进制计数器 2-97 能自启动的环形计数器 2-98 能自启动的扭环形计数器 2-99 用集成计数器和译码器构成的顺序脉冲发生器 2-100 用扭环形计数器构成的顺序脉冲发生器 2-101 例5.4.1 同步13进制计数器 2-102 例5.4.2 数据检测器 2-103 例5.4.3 自动售饮料机 SD6 2-104 用CMOS反相器构成的施密特触发器 2-105 用TTL门电路构成的施密特触发器 2-106 带与非功能的施密特触发器74LS13 2-107 CMOS施密特触发器40106 2-108 微分型单稳态触发器 2-109 积分型单稳态触发器 2-110 不可重触发集成单稳态触发器74LS121(1) 2-111 不可重触发集成单稳态触发器74LS121(2) 2-112 可重触发集成单稳态触发器74LS123 2-113 对称式多谐振荡器 2-114 环形振荡器 2-115 带RC延迟电路的环形振荡器 2-116 用施密特触发器构成的多谐振荡器 2-117 占空比可调的多谐振荡器 2-118 石英晶体多谐振荡器 2-119 555定时器电路结构及性能测试 2-120 555定时器接成的施密特触发器 2-121 555定时器接成的单稳态触发器 2-122 555定时器接成的多谐振荡器 2-123 555定时器接成的占空比可调的多谐振荡器 SD7 2-124 二极管ROM的电路结构 2-125 用MOS管构成的存储矩阵 2-126 2K8RAM功能演示 SD8 2-127 用PIC驱动的LCD 2-128 用MCU控制的水箱 2-129 用MCU组成的运算器 SD9 2-130权电阻网络DA转换器 2-131双级权电阻网络DA转换器 2-132倒T型电阻网络DA转换器 2-133并联比较型AD转换器 2-134计数型AD转换器

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值